ID bài viết: 000075010 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 14/02/2019

Tại sao IOPLL trong Intel® Arria®10 FPGAs nguồn điện với đồng hồ đầu ra không chính xác khi bật cấu hình lại động?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® Cấu hình lại IOPLL
  • IP FPGA Intel® IOPLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong một số trường hợp, do điều kiện chạy đua ở mức khởi động, IOPLL trong thiết bị Intel® Arria® 10 có thể khởi động với tần số đồng hồ đầu ra không chính xác hoặc chu kỳ công suất không chính xác hoặc không thể khóa khi bật cấu hình lại động.

    Độ phân giải

    Để giải quyết vấn đề này, điều khiển cổng đầu vào 'mgmt_clk' của lõi IOPLL Reconfig Intel® FPGA IP từ cổng đầu ra 'outclk' của một IOPLL Reconfig Intel FPGA IP và đồng bộ hóa mgmt_reset với đồng hồ này. Điều này đảm bảo đồng hồ đến lõi IOPLL Reconfig Intel FPGA IP không bật nguồn và cho phép IOPLL bật nguồn với các tham số chính xác.

     

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.