ID bài viết: 000075004 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 31/01/2019

Tại sao một số chân GPIO ổ đĩa thấp trong quá trình lập trình JIC Cyclone® thiết bị SoC V?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Lite
  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong hình ảnh SFL mặc định của nhà máy trong Phần mềm Intel® Quartus® Prime, một số chân I/O (GPIO) mục đích chung thấp khi lập trình một thiết bị cấu hình nối tiếp với tệp cấu hình gián tiếp JTAG (.jic) trong các biến thể sau của thiết bị SoC Cyclone® V:

    • Cyclone V SE - Mã thành viên A5, Gói F896 (31mm)
    • Cyclone V SX - Mã thành viên C5, Gói F896 (31mm)
    • Cyclone V ST - Mã thành viên D5, Gói F896 (31mm)
    Độ phân giải

    Để giải quyết vấn đề này, thay thế hình ảnh SFL mặc định của nhà máy ban đầu cho các thiết bị bị ảnh hưởng bằng hình ảnh đã sửa chữa bằng cách thực hiện các bước sau.

    1. Tải về tập tin sau đây và giải nén Nó.  Bạn có thể tìm thấy hình ảnh SFL mặc định được sửa sfl_enhanced_01_02d120dd.sof.
    2. Mở vị trí hình ảnh SFL mặc định của nhà sản xuất thư mục.
      • Intel Quartus Prime: thư mục /quartus/common/devinfo/programmer
      • Trình lập trình phần mềm Prime Intel Quartus độc lập: /qprogrammer/common/devinfo/programmer
    3. Tìm sfl_enhanced_01_02d120dd.sof trong thư mục và thay thế nó bằng hình ảnh SFL đã sửa chữa.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.