Tại sao việc sử dụng tài nguyên FPGA dự kiến cao hơn dự kiến khi khởi tạo RAM: Intel® FPGA IP 2 cổng với tham số chế độ xung xung kép TDP mô phỏng được kích hoạt?

Khi ram: Intel® FPGA IP 2 cổng với tham số chế độ xung xung kép TDP mô phỏng được bật được khởi tạo trong Phần mềm Intel® Quartus® Prime, bạn có thể thấy mức sử dụng tài nguyên FPGA cao hơn dự kiến khi nhắm mục tiêu Intel® Stratix® 10 thiết bị. Điều này là do các FIGA bổ sung được triển khai bởi RAM: 2 cổng Intel® FPGA IP.

Để giải quyết vấn đề này, thực hiện các bước sau:

1. Điều hướng qua hệ thống phân cấp và tìm phiên bản fifo_wrapper_in của bạn.
2. Tiếp tục thông qua hệ thống phân cấp cho đến khi bạn bắt gặp phiên dcfifo_component của bạn.
3. Giảm giá trị của các tham LPM_NUMWORDS số LPM_WIDTHU mềm. Giá trị được chỉ định cho LPM_NUMWORDS phải tuân thủ các thông tin sau: 2^LPM_WIDTHU. Đảm bảo độ sâu FIFO phù hợp để hỗ trợ tốc độ dữ liệu trong thiết kế của bạn.

Làm ví dụ:

dcfifo_component.lpm_num = 16

dcfifo_component.lpm_widthu = 4

4. Lặp lại các bước từ 1 đến 3 cho phiên fifo_wrapper_out hành.