ID bài viết: 000074930 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 27/02/2014

Quy tắc C105: Tín hiệu đồng hồ phải là tín hiệu toàn cầu

Môi Trường

    Phần mềm Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy các cảnh báo sau khi chạy công cụ Trợ giúp Thiết kế trong phần mềm Quartus® II trên thiết kế HPS đã biên dịch của bạn.

Độ phân giải

Quy tắc C105: Tín hiệu đồng hồ phải là tín hiệu toàn cầu; <Hệ thống phân cấp>|hps_sdram:hps_sdram_inst|hps_sdram_pll:PLL|afi_clk

Quy tắc C105: Tín hiệu đồng hồ phải là tín hiệu toàn cầu; <Hệ thống phân cấp>|hps_sdram:hps_sdram_inst|hps_sdram_pll:PLL|pll_write_clk

Các sản phẩm liên quan

Bài viết này áp dụng cho 6 sản phẩm

FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Arria® V GT
FPGA SoC Cyclone® V SX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.