ID bài viết: 000074892 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 01/01/2015

Tại sao bộ phân tích logic SignalTap® II hiển thị dữ liệu không chính xác khi bộ đệm thu mua ở trong Stratix® II M-RAM?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bộ phân tích logic SignalTap II có thể hiển thị dữ liệu bị hỏng cho các thiết bị Stratix II khi bộ đệm thu mua được triển khai trong các khối M-RAM với phần mềm Quartus II phiên bản 4.1, 4.2 và 4.2 SP1 do sự cố với Stratix II M-RAM như mô tả trong Bảng Errata dòng Stratix II FPGA.

     

    Sự cố này được khắc phục trong phần mềm Quartus II bắt đầu bằng phiên bản 5.0 vì bộ đệm thu mua không được triển khai trong các khối M-RAM.

    Trong phần mềm Quartus II phiên bản 4.1, 4.2 và 4.2 SP1, bạn có thể thay đổi loại RAM thành khối M4K hoặc M512 trong Tập tin SignalTap (.stp) để triển khai bộ đệm thu mua bên ngoài các khối M-RAM.

    Hoặc bằng cách khác, bạn cũng có thể cài đặt một bản vá cho phần mềm Quartus II phiên bản 4.2 SP1. Liên hệ Altera® ứng dụng để nhận bản vá 1.13. Bản vá 0.13 cũng có sẵn cho phần mềm Quartus II phiên bản 4.2, nhưng Altera khuyên bạn nên nâng cấp lên SP1 và sau đó lấy bản vá 1.13.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Stratix® II

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.