ID bài viết: 000074887 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 15/06/2017

Lỗi (15847): Giá trị bất hợp pháp "không" cho tham số ena_register_mode trong Khối điều khiển đồng hồ "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_compone...

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • IP FPGA Intel® ALTCLKCTRL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Bạn có thể thấy lỗi này trong phần mềm tiêu chuẩn Intel® Quartus® Prime phiên bản 16.1 khi biên dịch thiết kế Cyclone® IV với phiên bản IP Khối điều khiển xung nhịp (ALTCLKCTRL) với cổng "ena" được bật.

    Lỗi (15847): Giá trị bất hợp pháp "không" cho tham số ena_register_mode trong Khối Điều khiển Đồng hồ "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_component|clkctrl1" -- giá trị phải là "đăng ký kép" khi sử dụng đầu vào ena và loại đồng hồ là "Đầu ra đồng hồ ngoài"

    Độ phân giải

    Để giải quyết vấn đề này, hãy thay đổi thủ công register_ena_mode trong RTL được tự động tạo từ "không" thành "đăng ký kép".

    Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Tiêu chuẩn 17.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Cyclone® IV

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.