ID bài viết: 000074887 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 15/06/2017

Lỗi (15847): Giá trị bất hợp pháp "không" cho tham số ena_register_mode trong Khối điều khiển đồng hồ "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_compone...

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® ALTCLKCTRL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Bạn có thể thấy lỗi này trong phần mềm tiêu chuẩn Intel® Quartus® Prime phiên bản 16.1 khi biên dịch thiết kế Cyclone® IV với phiên bản IP Khối điều khiển xung nhịp (ALTCLKCTRL) với cổng "ena" được bật.

Lỗi (15847): Giá trị bất hợp pháp "không" cho tham số ena_register_mode trong Khối Điều khiển Đồng hồ "altclk_ext_CIVE_altclkctrl_0:xaltclk_ext_CIVE_altclkctrl_0_inst|altclk_ext_CIVE_altclkctrl_0_sub:altclk_ext_CIVE_altclkctrl_0_sub_component|clkctrl1" -- giá trị phải là "đăng ký kép" khi sử dụng đầu vào ena và loại đồng hồ là "Đầu ra đồng hồ ngoài"

Độ phân giải

Để giải quyết vấn đề này, hãy thay đổi thủ công register_ena_mode trong RTL được tự động tạo từ "không" thành "đăng ký kép".

Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Tiêu chuẩn 17.1.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Cyclone® IV

1

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.