Do thiết kế của bộ điều khiển hệ thống trong thiết bị MAX® V, cấu hình AS bị trì hoãn trong vài giây sau khi khởi động bộ phát triển Cyclone® V GT FPGA.
Độ trễ này có thể gây ra sự cố nếu thiết kế của bạn sử dụng chế độ cấu hình PCI Express (PCIe) và AS, vì độ trễ này có thể dẫn đến việc không đáp ứng yêu cầu thời gian khởi động PCIe.
Để giảm độ trễ của cấu hình AS trong bộ phát triển FPGA Cyclone V GT, lập trình thiết bị MAX V bằng Tệp Đối tượng Lập trình này (. pof ) tập tin: max5.pof.
Bạn cũng có thể sử dụng dự án Quartus® II này: max5_CVGT_devkit_AS.zip cho thiết kế trong MAX V mới.