Khi bạn cố gắng biên dịch testbench cổng gốc PCI® Express Hard IP VHDL được tạo tự động bằng NCSim, bạn có thể thấy các lỗi như sau:
ncvhdl_p: *E,EXPTYP (./.. pcie_tb/Mô phỏng/pcie_tb.vhd,1459|10):
ncelab: *F,EVNMRA: thực thể được chỉ định \'WORK. PCIE_TB' không có kiến trúc
Mô phỏng VHDL không được hỗ trợ cho các biến thể Root Port trong NCSim.
Điều này dự kiến sẽ không được khắc phục trong bản phát hành phần mềm Quartus® trong tương lai.