ID bài viết: 000074802 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 20/06/2018

Cập nhật mô tả chân nPERSTL0 Cyclone® hướng dẫn kết nối chân 10 GX cho IP cứng PCIe*

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
    IP FPGA Intel® ASMI Parallel
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Phiên bản hiện tại: 2017.11.06

Mô tả: Kết nối chân này như được định nghĩa trong phần Intel® Quartus® Prime của bạn. Chân này được hỗ trợ bởi nguồn cung cấp 1.8V và phải được điều khiển bởi các tiêu chuẩn I/O tương thích 1,8V. Kết nối chân PCIe* nPERST với bộ dịch cấp để chuyển xuống điện áp từ 3.3V LVTTL đến 1.8V để giao diện với chân này.

Hướng dẫn cập nhật:

Mô tả: Khi chân PCIe* nPERTL0 không được sử dụng cho mục đích cấu hình, người dùng có tùy chọn chọn tiêu chuẩn I/O tương thích 1.2V/ 1.5V/ 1.8V. Tuy nhiên, người dùng phải giảm điện áp LVTTL 3.3V từ chân PCIe* nPERST sang mức điện áp tiêu chuẩn Cyclone® 10 GX nPERST I/O đã chọn. Chỉ cần đảm bảo rằng bạn tuân thủ hạn chế VCCPGM đối với VCCIO khi sử dụng các chân cấu hình hai mục đích trong quá trình cấu hình. Ví dụ: nếu VCCPGM của bạn là 1,8V, VCCIO của bạn phải là 1,8V theo PCG khi sử dụng chân cấu hình hai mục đích.

Độ phân giải

Thông tin này được lên lịch để được cập nhật trong Nguyên tắc Kết nối Chân trong bản phát hành tài liệu trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA Intel® Cyclone® 10 GX

1

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.