Khi triển khai Định cấu hình lại một phần (PR) trên các thiết bị Intel® Arria® 10 AX016/AS016/AX032/AX032, kích thước Tệp nhị phân thô (rbf) được tạo ra có thể khác nhau rất nhiều khi bị hạn chế với các vị trí LogicLock khác nhau trong Trình lập kế hoạch Chip, ngay cả với cùng kích thước vùng LogicLock. Ví dụ: việc chống lại khu vực PR LogicLock ở phía dưới trong Trình lập kế hoạch Chip có thể khiến kích thước tệp RBF lớn hơn 10 lần so với nếu bị hạn chế ở đầu trong Trình lập kế hoạch Chip, do đó dẫn đến thời gian cấu hình PR lâu hơn.
Hành vi này được mong đợi cho Intel Arria thiết bị AX016/AS016/AX032/AS032. Khi khu vực PR LogicLock ở cuối thiết bị, RBF được tạo sẽ bao gồm tất cả các khung từ trên cùng đến khu vực PR, vì vậy dự kiến sẽ tạo ra một tệp rbf lớn hơn nhiều.
Nếu nhạy cảm với thời gian cấu hình PR, hãy hạn chế các khu vực LogicLock ở phía trên cùng của thiết bị để có được một tệp rbf nhỏ hơn.