ID bài viết: 000074745 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 01/12/2017

Có vấn đề về hiệu suất thời gian khi "ddio_l_reg" được triển khai trong logic lõi khi sử dụng IP Altera Soft LVDS cho MAX 10 không?

Môi Trường

  • IP FPGA Intel® LVDS mềm
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong các thiết bị MAX®10, bạn có thể thấy ddio_h_reg có trong phần tử I/O và ddio_l_reg hoạt động theo logic lõi khi sử dụng IP Altera® Soft LVDS. Điều này dự kiến sẽ được triển khai và sẽ không ảnh hưởng đến hiệu suất thời gian.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® MAX® 10

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.