ID bài viết: 000074724 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 02/06/2016

Lỗi (10161): Không khai báo lỗi Verilog HDL tại rcfg_sdi_cdr.sv(*): đối tượng "altera_xcvr_native_a10_reconfig_parameters_CFG*". Xác minh tên đối tượng là chính xác. Nếu tên đúng, hãy khai báo đối tượng.

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả Bạn có thể gặp phải những lỗi trên khi sử dụng giao diện kỹ thuật số nối tiếp Altera® (SDI) II IP khối® quản lý cấu hình lại được tạo từ phần mềm Quartus® Prime cho Arria® 10. Tệp quản lý cấu hình lại (rcfp_sdi_cdr.sv) yêu cầu các tệp CFG được tạo từ bộ thu phát để xác định thanh ghi nào được định cấu hình lại để thay đổi tốc độ dữ liệu. Tuy nhiên, phần mềm Quartus Prime không thể nhận dạng các tệp này bên ngoài các tệp thư viện thu phát.
    Độ phân giải

    Để giải quyết vấn đề này, vui lòng thêm thư viện thu phát sau trong tệp Quartus Settings File (qsf) dự án của bạn:

    set_global_assignment -name SYSTEMVERILOG_FILE /sdi_rcfg_mgmt/rcfg_sdi_cdr.sv -library _altera_xcvr_native_a10_160

    Vấn đề này được lên lịch sẽ được khắc phục trong bản phát hành phần mềm Quartus trong tương lai.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    Thiết bị có thể lập trình Intel®

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.