ID bài viết: 000074712 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 05/02/2015

Tại sao một thiết kế với TX và RX Soft-CDR LVDS SERDES được chỉ định cho cùng một ngân hàng trong một thiết bị Intel® Arria® 10 không phù hợp?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • IP FPGA Intel® LVDS SERDES
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có lỗi trong phần mềm Quartus® II, một thiết kế có lõi IP LVDS SERDES được định cấu hình ở chế độ TX và chế độ RX Soft-CDR được gán cho cùng một ngân hàng I/O trong thiết bị Intel® Arria® 10 sẽ bị lỗi ở giai đoạn phù hợp.  Điều này là do các phiên bản vòng lặp khóa pha (PLL) trong hai lõi IP sẽ không được phần mềm Quartus® II liên kết chính xác. Do đó, cần phải có các PLLs khác nhau cho các lõi IP LVDS SERDES khác nhau. Mỗi ngân hàng I/O chỉ có một I/O PLL mặc dù.

    Sự cố này chỉ ảnh hưởng đến cấu hình RX Soft-CDR.  Cấu hình RX Non-DPA hoặc RX DPA-FIFO không bị ảnh hưởng.

    Lưu ý rằng lõi Ethernet tốc độ gấp ba sử dụng IP LVDS SERDES được cấu hình ở chế độ RX Soft-CDR.

    Độ phân giải

    Tải xuống bản vá sau cho phiên bản 14.0 Intel Arria 10 FPGA phiên bản phần mềm Quartus® II:

    Sự cố này được khắc phục bắt đầu với phần mềm Quartus® II phiên bản 14.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA SoC Intel® Arria® 10 SX
    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.