ID bài viết: 000074684 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 24/04/2020

Lỗi Tcl: ERROR: Tham số <clk_object> là một tập hợp có nhiều hơn một đối tượng. Xác định một tập hợp với một đối tượng. trong khi thực hiện "get_clock_info -period [get_clocks [lindex $fclk_setting_name 0]]</clk_object>

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Đối với các thiết bị Intel® Arria® 10 và Intel® Cyclone® 10 GX, khi sử dụng LVDS SERDES Intel FPGA IP với cấu hình PLL ngoài trong phần mềm Intel® Quartus® Prime phiên bản Pro, bạn có thể tìm thấy lỗi dưới đây trong quá trình phân tích thời gian, trong khi thực hiện "Báo cáo RSKM".

    Lỗi Tcl: LỖI: Đối số là một tập hợp với nhiều hơn một đối tượng. Xác định một tập hợp với một đối tượng. trong khi thực hiện "get_clock_info -period get_clocks [index $fclk_setting_name 0]]

    Độ phân giải

    Để tránh lỗi này, hãy thêm lệnh dưới đây trong tệp sdc.

    derive_pll_clocks -create_base_clocks

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 2 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Intel® Cyclone® 10 GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.