Bộ nạp Paraller Flash II Intel® FPGA IP (IP PFLII) trước tiên sẽ kiểm tra xem CONF_DONE thấp hay không. IP sẽ không tiếp tục cấu hình nếu nó đã cao. Đây là lý do tại sao IP PFLII không thể cấu hình Intel® Stratix® thiết bị 10.
Kiểm tra CONF_DONE được kéo lên CONF_DONE và INIT_DONE không còn cần thiết để được kéo lên VCCIO_SDM.
Lưu ý rằng SDMIO_0 và các SDM_16 cố định được kéo xuống. Do đó mức điện áp trung gian bằng cách kéo lên và điện trở kéo xuống bên trong có thể gây ra lỗi cấu hình khi sử dụng IP PFLII.
Màn hình IP PFLII CONF_DONE tín hiệu thấp khi điều kiện khởi động hoạt động. Yêu cầu này đã được thay đổi cho Intel® Stratix® 10 thiết bị.