ID bài viết: 000074590 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 30/12/2014

Tại sao tôi thấy vi phạm phần mở đầu ghi DQS (tWPRE) trong phần cứng khi sử dụng bộ điều khiển bộ nhớ cứng DDR3 hoặc DDR2 SDRAM với UniPHY?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • IP FPGA Intel® Thành phần gỡ lỗi giao diện bộ nhớ ngoài
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong phần mềm Quartus® II, khi sử dụng bộ điều khiển bộ nhớ cứng với UniPHY, vi phạm thời gian tWPRE có thể được quan sát thấy khi thăm dò tín hiệu bằng máy hiện sóng. Sự cố này xảy ra do mạch kết thúc song song (đọc OCT) không chuyển sang chế độ kết thúc chuỗi đủ sớm để ngăn chặn squelching của DQS ghi mở đầu.

    Độ phân giải

    Sự cố này không ảnh hưởng đến hoạt động của phần cứng. Vui lòng liên hệ với bộ phận Hỗ trợ Intel® IPS để biết thêm chi tiết.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 9 sản phẩm

    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX
    FPGA Arria® V GZ
    FPGA Cyclone® V GX
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V SE
    FPGA Arria® V GX
    FPGA Arria® V GT

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.