Có thể, do sự cố ở phiên bản phần mềm Intel® Quartus® Prime Pro phiên bản 17.0 trở lên, đầu vào Differential SSTL và HSTL có thể không lấy mẫu tín hiệu đầu vào khi được triển khai trên I/O hai chiều trong thiết bị Intel Stratix® 10 nếu chân VREF tương ứng không được kết nối với tham chiếu điện áp. Đầu vào SSTL và HSTL vi phân không nên yêu cầu VREF.
Vấn đề này được lên lịch sẽ được khắc phục trong phiên bản tương lai của phần mềm Intel Quartus Prime Pro.