Hai điều kiện sau đây có thể khiến SoPC Builder (SOPCB) phá vỡ quyền truy cập liên tục của người dùng vào các truy cập dword duy nhất trên bus PCIe®.
1. Nếu chiều rộng đường dẫn dữ liệu của thiết kế người dùng không tương thích với độ rộng Avalon®-MM của lõi PCIe, SOPCB sẽ tự động chèn các bộ điều hợp để phù hợp với chúng. Do đó, quyền truy cập liên tục của người dùng sẽ được chia thành nhiều truy cập dword.
2. Nếu lớp ứng dụng không được định cấu hình để sử dụng pcie_core_clk tạo ra từ lõi PCIe,
SOPCB sẽ chèn logic không đồng bộ để phá vỡ truy cập burst hiện tại vào các truy cập dword duy nhất.
Để giải quyết vấn đề này, logic người dùng phải thực hiện các yêu cầu sau:
1. Độ rộng đường dẫn dữ liệu ứng dụng tương tự như chiều rộng Avalon-MM của lõi PCIe.
2. Tất cả đồng hồ người dùng được kết nối với pcie_core_clk.
3. "Sử dụng đồng hồ lõi PCIe" được chọn trong "Avalon Clock Domain" trong tab "Avalon" trong PCIe GUI.