ID bài viết: 000074505 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/10/2019

Tại sao thao tác cấu hình lại động bị lỗi khi sử dụng Intel® Stratix IP FPGA fPLL 10 được định cấu hình ở chế độ Core?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 19.3 trở lên, khi nhắm mục tiêu vào một thiết bị Intel Stratix 10 L-tile hoặc H-tile FPGA, bạn sẽ thấy tab Định cấu hình lại động trong trình chỉnh sửa IP khi định cấu hình IP Intel Stratix® 10 fPLL FPGA ở chế độ Core.

    Tuy nhiên, tính năng cấu hình lại động không được hỗ trợ cho Intel Stratix IP FPGA fPLL 10 khi được cấu hình ở chế độ Core.

    Độ phân giải

    Để giải quyết vấn đề này, nếu cần có tính năng định cấu hình lại động theo thiết kế của bạn không cấu hình IP Intel® Stratix® 10 fPLL FPGA ở chế độ Core nếu có.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.