ID bài viết: 000074472 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 29/10/2013

Lỗi (175005): Không tìm thấy vị trí có: OCT_CAL_BLOCK_ID (giá trị)

Môi Trường

    Phiên bản đăng ký Intel®Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Lỗi này có thể xảy ra khi biên dịch một dự án chứa bộ điều khiển LPDDR2 và một hoặc nhiều khối kết thúc trên chip không liên quan (OCT).

Lý do là đầu ra chỉ ghim: CA[9:0], CKE, CK, CK_n và CS_n không liên quan đến khối kiểm soát chấm dứt trong mã RTL và họ yêu cầu một bài tập để liên kết chúng với khối kiểm soát chấm dứt trong bộ điều khiển LPDDR2.

Độ phân giải

Thêm bài tập Khối điều khiển Chấm dứt vào các chân đầu ra sau từ bộ điều khiển LPDDR2:

CA, CKE, CK, CK_n và Các CS_n

Giá trị của bài tập nên được thực hiện cho khối điều khiển OCT trong bộ điều khiển LPDDR2 với đường dẫn phân cấp sau: < tên biến đổi>|altera_mem_if_oct_cyclonev:oct0|sd1a_0

Vấn đề này dự kiến sẽ được khắc phục trong bản phát hành phần mềm Quartus® II trong tương lai.

Các sản phẩm liên quan

Bài viết này áp dụng cho 11 sản phẩm

FPGA SoC Arria® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA SoC Cyclone® V SE
FPGA Cyclone® V E
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GZ

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.