ID bài viết: 000074445 Loại nội dung: Thông báo lỗi Lần duyệt cuối: 07/06/2019

Lỗi (15065): Inclk cổng đầu vào đồng hồ[0] của PLL <pll instance="" name=""> phải được điều khiển bởi một chân đầu vào không đảo ngược hoặc PLL khác, tùy chọn thông qua khối Điều khiển Đồng hồ</pll>

Môi Trường

  • Intel® Quartus® Prime Phiên bản Lite
  • Intel® Quartus® Prime Phiên bản Tiêu chuẩn
  • IP FPGA Intel® Bộ dao động nội bộ
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có thể thấy lỗi này ở phần mềm Intel® Quartus® Prime phiên bản Tiêu chuẩn khi đầu vào xung giờ tham chiếu của vòng lặp khóa pha (PLL) được kết nối với đầu ra của IP Bộ dao động nội bộ trong Intel MAX® 10.

    Độ phân giải

    Để tránh lỗi này, bạn không nên nguồn cấp dữ liệu đầu vào xung giờ tham chiếu của vòng lặp khóa pha (PLL) với đầu ra của IP Bộ dao động nội bộ .

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® MAX® 10

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.