Khối Liên kết pha xung nhịp (CPA) của IP Altera® LVDS trong thiết bị Intel® Stratix® 10 được hỗ trợ cho tất cả các yếu tố SERDES từ Quartus® Prime Pro phiên bản 17.1 trở đi trong các điều kiện sau:
- Tùy chọn Sử dụng PLL ngoài đã tắt.
- Chế độ chức năng lõi IP là TX, RX Non-DPA hoặc RX DPA-FIFO.
- Sự chuyển tx_outclock pha là một bội số của 180°