ID bài viết: 000074414 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 24/09/2017

Tại sao tín hiệu của SCFIFO almost_empty ở mức cao trong khi usedw lớn hơn almost_empty?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do có vấn đề trong SCFIFO, tín hiệu almost_empty ở mức "cao" ngay cả khi có đủ dữ liệu được viết vào SCFIFO.

    Sự cố này chỉ xảy ra trong trường hợp sử dụng cả "Chế độ Hiển thị trước" và ngưỡng almost_empty được đặt thành "2".

    Độ phân giải

    Để giải quyết vấn đề này, thực hiện một trong các hành động sau:

    • Đặt chế độ FIFO đồng bộ Chuẩn thay vì chế độ FIFO đồng bộ Hiển thị phía trước
    • Đặt giá trị gần như trống thành một cái gì đó khác với 2
    • Cho phép bảo vệ mạch điện dưới luồng

    Vấn đề này đã được khắc phục bắt đầu với phần mềm Quartus Prime phiên bản 17.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 6 sản phẩm

    FPGA Arria® V và FPGA SoC
    FPGA Intel® Arria® 10 và FPGA SoC
    FPGA Cyclone® V và FPGA SoC
    FPGA Cyclone® IV
    FPGA Stratix® V
    FPGA Stratix® IV

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.