ID bài viết: 000074394 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 12/09/2012

Cách thiết lập trang dịch địa chỉ Qsys PCIe 4G

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả Nếu sử dụng một trang 4GB duy nhất (bảng dịch A2P cố định), thì:
    1. Đối với địa chỉ 32 bit, địa chỉ Avalon-MM 32 bit đầy đủ là địa chỉ máy chủ PCIe thực tế. Vui lòng để lại giá trị trong bảng dịch Địa chỉ của 32bit dưới đây thành giá trị mặc định là 0.
    2. Đối với địa chỉ 64 bit, địa chỉ Avalon-MM 32 bit đầy đủ là địa chỉ PCIe 32 bit thấp hơn và địa chỉ máy chủ PCIe 32 bit trên được thiết lập bởi người dùng trong GUI.
    Người dùng đặt địa chỉ 64 bit bằng cách nhập một giá trị không bằng 0 trong địa chỉ 32 bit trên của mục bảng dịch. Không có giá trị suy ra địa chỉ 32 bit.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 3 sản phẩm

    FPGA Stratix® IV GX
    FPGA Arria® II GX
    FPGA Cyclone® IV GX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.