ID bài viết: 000074347 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 03/12/2020

Có vấn đề gì với kết nối DATA[0] được hiển thị trong sơ đồ khối cho Cấu hình Nối tiếp thụ động trong Cấu hình Lõi Intel® Cyclone® 10 LP và Sổ tay I/Os Đa năng không?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Có thể, trong Cấu trúc Lõi Intel® Cyclone® 10 LP và Sổ tay I/Os Đa năng phiên bản 2020.05.21 và cũ hơn, đã xảy ra sự cố với kết nối DATA[0] trong biểu đồ khối có sẵn trong Chương 6.1.2, Số liệu 88, 89 và 90. Các sơ đồ này hiển thị không chính xác kết nối trực tiếp cho DATA[0] giữa Intel® Cyclone® 10 LP FPGA thiết bị Bộ nhớ.

     

     

     

    Độ phân giải

    Chân DATA[0] nên được kết nối với máy chủ bên ngoài, chẳng hạn như CPLD hoặc bộ vi xử lý, như được hiển thị bên dưới.

    Điều này dự kiến sẽ được cố định trong tương lai của Intel® Cyclone® LP Core Fabric và Sổ tay I/Os Đa năng

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Cyclone® 10 LP

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.