ID bài viết: 000074338 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 17/07/2014

Tại sao một tác vụ tín hiệu toàn cầu sang |s0|rst_controller|alt_rst_sync_uq1|reset_out bị IP bộ điều khiển DDR3 dựa trên UniPHY của tôi bỏ qua?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Sau khi lệnh DDR3 IP pin_assignments.tcl dựa trên UniPHY được chạy và dự án được biên dịch, báo cáo Quartus® II software Ignored Assignments Fitter hiển thị không chính xác một bài tập tín hiệu toàn cầu cho tín hiệu đặt lại |s0|rst_controller|alt_rst_sync_uq1|reset_out.

     

     

    Độ phân giải

    Việc chuyển nhượng toàn cầu bị bỏ qua này là do tác vụ mã kế thừa và có thể bị bỏ qua.

    Sự cố này được khắc phục bắt đầu với phần mềm Quartus® II phiên bản 14.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Stratix® V E
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.