ID bài viết: 000074208 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 10/07/2015

Tại sao tôi lại gặp phải một lỗi lớn khi mô phỏng Arria IP SERDES LVDS 10 trong ModelSim SE phiên bản 10.3d?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Do sự cố trong Modelsim SE phiên bản 10.3d, bạn có thể thấy các lỗi sau đây khi mô phỏng IP Arria® 10 LVDS SERDES.

# ** Nghiêm trọng: Xảy ra lỗi trong ngữ cảnh được bảo vệ. # Thời gian: 0 ns Iteration: 0 Được bảo vệ: /< đường dẫn phân cấp đến PLL>/< được bảo vệ>/< được bảo vệ>/< được bảo vệ> Tập tin: nofile

# FATAL ERROR while loading design # Thiết kế tải lỗi

# ** Nghiêm trọng: Xảy ra lỗi trong ngữ cảnh được bảo vệ.

# Thời gian: 0 ps Iteration: 0 Được bảo vệ: /lvds_tb/i_lvds_rx/i_lvds_pll_ip/iopll_0/altera_pll_i/< được bảo vệ>/< được bảo vệ>/< được bảo vệ>/< được bảo vệ> Tập tin: nofile

# LỖI GÂY TỬ VONG TRONG KHI tải thiết kế

Độ phân giải Điều này đã được sửa ở phiên bản 10.4 của Modelsim SE.

Các sản phẩm liên quan

Bài viết này áp dụng cho 3 sản phẩm

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA SoC Intel® Arria® 10 SX

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.