ID bài viết: 000074188 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 18/04/2016

Tại sao có một chân "reserved_mem_reserved_pins_for_dk_group" trong bộ điều khiển dựa trên RLDRAM II-UniPHY trong thiết bị Stratix V?

Môi Trường

  • Phiên bản đăng ký Intel®Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Khi bạn tạo ra một bộ điều khiển RLDRAM II bằng Nios II trình tự dựa trên Nios II, MegaWizard™ sẽ tạo ra mô-đun IP cấp cao nhất với tín hiệu rộng 2 bit reserved_mem_reserved_pins_for_dk_group.

    Tín hiệu này không phục vụ mục đích chức năng nhưng cần thiết để cho phép các chân dk được chỉ định cho nhóm DQ. Trong tính năng Nios II trình tự khởi động, các chân dk phải tồn tại trong nhóm DQ để truy cập phần cứng cần thiết để hiệu chỉnh.

    Bạn cần mang theo reserved_mem_reserved_pins_for_dk_group signal up to the top level and connect it to a DQ pin in a x4 DQS group but there is no need to connect it to anything external to the FPGA as these pins serve no purpose.

    Độ phân giải Tín reserved_mem_reserved_pins_for_dk_group hiệu bị xóa bắt đầu với phần mềm Quartus® II phiên bản 11.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 4 sản phẩm

    FPGA Stratix® V E
    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V GT

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.