ID bài viết: 000074174 Loại nội dung: Thông tin sản phẩm & Tài liệu Lần duyệt cuối: 19/12/2019

Làm cách nào để kết nối các chân RREF_SIPAUX trên Intel® Stratix® thiết bị 10 TX?

Môi Trường

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

Các chân RREF_SIPAUX có nguyên tắc kết nối giống như các chân RREF khác trên các thiết bị Intel® Stratix® 10, và do đó nên được kết nối với điện trở 2 kTHERNET (±1%) sang GND.

Độ phân giải

Sự cố này được khắc phục bắt đầu Intel® Stratix® 10 Hướng dẫn Kết nối Chân dòng Thiết bị phiên bản 2020.10.23.

Các sản phẩm liên quan

Bài viết này áp dụng cho 4 sản phẩm

FPGA Intel® Stratix® 10 DX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 NX
FPGA Intel® Stratix® 10 TX

Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.