Tại sao độ phân giải chuyển đổi pha cho siêu chức năng...

Môi Trường

Phiên bản Quartus

Phiên bản đăng ký Intel®Intel® Quartus® II

Phiên bản tìm thấy: 10.1

Sở hữu trí tuệ FPGA

Mô phỏng

PLL

Phiên bản tìm thấy: 10.1

Mô tả

Khi thực hiện mô phỏng RTL của siêu chức năng ALTPLL, độ phân giải bước chuyển pha có thể khác với giá trị mong đợi khi loại PLL được đặt thành "AUTO" bằng cách bật tùy chọn Chọn loại PLL tự động trong Trình quản lý Trình quản lý Trình cắm ALTPLL MegaWizard®. Trong trường hợp này, mô hình mô phỏng có thể chọn tần số VCO khác với siêu chức năng ALTPLL và bước pha không chính xác.

Sự cố này không ảnh hưởng đến mô phỏng cấp cổng bằng cách sử dụng siêu chức năng ALTPLL.

Độ phân giải bước chuyển đổi pha chính xác có thể được xác định bằng cách tính toán. Vui lòng tham khảo: Hướng dẫn Sử dụng Vòng lặp khóa pha (ALTPLL) (PDF), trong Chương Cấu hình lại Pha Động. Từ Hướng dẫn Sử dụng này, bước chuyển đổi pha tốt nhất là 1/8 tần số VCO của PLL.

Độ phân giải Để giải quyết vấn đề này, hãy bật (các) tệp đầu ra bằng cách sử dụng tùy chọn tham số PLL \'Advanced\' trên trang Đầu vào/Khóa của Trình quản lý Trình cắm ALTPLL MegaWizard.

Các sản phẩm liên quan

Bài viết này áp dụng cho 16 sản phẩm

FPGA Cyclone® III

FPGA Cyclone® IV E

FPGA Cyclone® IV GX

FPGA Cyclone® II

FPGA Stratix® II GX

FPGA Stratix® II

FPGA Cyclone®

FPGA Stratix® III

FPGA Stratix® IV GX

FPGA Arria® II GZ

FPGA Arria® II GX

FPGA Stratix® IV GT

FPGA Stratix®

FPGA Stratix® IV E

FPGA Stratix® GX

FPGA Arria® GX

Chọn ngôn ngữ của bạn

Sử dụng tìm kiếm trên Intel.com

Liên kết nhanh

Các tìm kiếm gần đây

Tìm kiếm chuyên sâu

Chỉ tìm kiếm trong

Tại sao độ phân giải chuyển đổi pha cho siêu chức năng ALTPLL trong mô phỏng RTL khác với giá trị mong đợi?

Môi Trường

Bài viết liên quan

Cần thêm trợ giúp?

Tuyên bố miễn trừ trách nhiệm