ID bài viết: 000074009 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 02/12/2016

Tại sao trình biên dịch OpenCL tạo ra các lỗi tổng hợp liên quan đến Cổng không phù hợp trong khi tùy chỉnh gói Hỗ trợ Bo mạch OpenCL cho Arria10?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • SDK Intel® FPGA dành cho OpenCL™ Phiên bản Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Trong khi thực hiện biên dịch nhập OpenCL, người dùng có thể gặp phải lỗi sau do không phù hợp với cổng

    Lỗi (18513): Phân vùng con không triển khai tín hiệu đầu ra bắt buộc theo phân vùng chính

    Lỗi (18624): Phân vùng chứa cổng đầu ra bị phân vùng chính bỏ qua

     

    Độ phân giải

    Để biên dịch một kernel dưới dạng nhập khẩu, tất cả các cổng bộ nhớ toàn cầu cũng như các giao diện bổ sung khác giữa khu vực tĩnh và PR cần có một giai đoạn đường ống bổ sung trong kernel_system.qsys

    Trình biên dịch OpenCL tự động thực hiện khi xác định addpipe=1 trong board_spec.xml.

    Dưới đây là một ví dụ:


    addpipe="1" />

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Arria® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.