ID bài viết: 000073990 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 13/05/2019

Tại sao FIFO lõi RX đầy đủ nếu chế độ liên kết PMA và PCS được bật trong Bộ thu phát H-Tile PHY Intel® Stratix® IP FPGA 10?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • Bộ thu phát L-Tile H-Tile IP FPGA Intel® Stratix® 10 PHY riêng
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Do vấn đề với Phần mềm Quartus® Prime Phiên bản Pro phiên bản 17.1, Bộ thu phát H-Tile PHY Intel® Stratix® 10 FPGA IP có thể xuất tần số rx_clkout không chính xác nếu chế độ liên kết PMA và PCS được bật cho chế độ không PCIe. Tần số rx_clkout không chính xác sẽ khiến FIFO lõi RX trở nên đầy đủ.

    Độ phân giải

    Sử dụng liên kết chỉ dành cho PMA cho chế độ không PCIe. Sự cố này được khắc phục bắt đầu với phiên Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 18.1.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Cần thêm trợ giúp?

    Liên hệ hỗ trợ

    Tuyên bố miễn trừ trách nhiệm

    1

    Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.