ID bài viết: 000073961 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 06/09/2018

Không thể tắt OCT 100Ohm bằng cách chuyển nhượng trong QII cho thiết bị Stratix10® ES2

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Mô tả

    Dù bật hoặc tắt 100Ohm khi chấm dứt đầu vào chip cho LVDS IO trong các chân đầu vào đồng hồ chuyên dụng của thiết bị STRATIX 10 ES2, dạng sóng thử nghiệm sẽ giống như khi được bật. QSF hoặc người biên tập chuyển nhượng không thể chấm dứt đầu vào tắt của LVDS không thể hoạt động.

    Cài đặt QSF như dưới đây:

    #To tắt:

    set_instance_assignment -name INPUT_TERMINATION OFF -to CLK_MPLL_FPGA_PL_REFCLK -entity termination_test

    set_instance_assignment -name INPUT_TERMINATION OFF -to CLK_MPLL_FPGA_PS_REFCLK -entity termination_test

    #To bật máy:

    set_instance_assignment -name INPUT_TERMINATION DIFFERENTIAL -to CLK_MPLL_FPGA_PL_REFCLK -entity termination_test

    set_instance_assignment -name INPUT_TERMINATION DIFFERENTIAL -to CLK_MPLL_FPGA_PS_REFCLK -entity termination_test

    Độ phân giải

    Người ta xác định rằng phần mềm luôn đặt Rd_termination bật bất kể hướng của bộ đệm. Điều hợp lý hơn là bạn Rd_termination thể được bật và TẮT khi sử dụng tiêu chuẩn LVDS I/O cho tín hiệu đầu vào.

    Chúng tôi sẽ sửa chữa nó trong Quartus prime® phiên bản 18.1.

    Và đối với Quartus prime® phiên bản 17.1.2 và 18.0, bản vá sẽ được cung cấp để giải quyết vấn đề này.

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA Intel® Stratix® 10 và FPGA SoC

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.