ID bài viết: 000073944 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 15/03/2021

Tại sao cấu FPGA lỗi do HPS trên thiết bị Intel® Stratix®10 SX khi tôi định cấu hình bitstream pha 2 trong chế độ khởi động HPS trước?

Môi Trường

  • Intel® Quartus® Prime Phiên bản Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Sự cố quan trọng

    Mô tả

    Do sự cố trong Phần mềm phiên bản Intel® Quartus® Prime Pro phiên bản 19.3, cấu hình bitstream core.rbf giai đoạn 2 từ HPS như một phần của chế độ khởi động HPS đầu tiên có thể bị lỗi cho các thiết kế nhắm mục tiêu Intel Stratix® thiết bị SX 10.

    Có thể thấy các lỗi sau:

    fpga_manager fpga0: Xảy ra lỗi khi ghi dữ liệu hình ảnh FPGA
    không thể tải hình ảnh fpga
    OF: lớp phủ: of_overlay_create: Không thể áp dụng trước thông báo (err=-110)
    create_overlay: Không thể tạo lớp phủ (err=-110)

     

     

    Độ phân giải

    Sự cố này đã được khắc phục Intel® Quartus® Prime Phiên bản Phần mềm Pro phiên bản 20.2 trở đi.

    Để giải quyết vấn đề này, hãy tải xuống và cài đặt chương trình cơ sở quản lý thiết bị mới nhất cho Phần mềm phiên bản Intel® Quartus® Prime Pro 21.1/21.2/21.3/21.4/22.1/22.2/22.3.

     

    Các phiên bản chương trình cơ sở trình quản lý thiết bị mới nhất có sẵn từ liên kết sau:

    Chương trình cơ sở thiết bị mới nhất cho các Intel® Agilex™ thiết bị Intel® Stratix® 10 là gì?

    Các sản phẩm liên quan

    Bài viết này áp dụng cho 1 sản phẩm

    FPGA SoC Intel® Stratix® 10 SX

    Nội dung gốc bằng tiếng Anh trên trang này vừa do con người vừa do máy dịch. Nội dung này chỉ để cung cấp thông tin chung và giúp quý vị thuận tiện. Quý vị không nên tin đây là thông tin hoàn chỉnh hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa bản tiếng Anh và bản dịch của trang này, thì bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.