ID bài viết: 000073928 Loại nội dung: Xử lý sự cố Lần duyệt cuối: 11/06/2019

Tại sao HPS GPIO trên thiết bị SoC Intel® Stratix® 10 vẫn có thể được kiểm soát bởi phần mềm người dùng mặc dù các tín hiệu này không được kết nối với chân thiết bị trong thiết kế?

Môi Trường

    Intel® Quartus® Prime Phiên bản Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Mô tả

HPS GPIO được cấu hình bởi phần mềm HPS trong quá trình khởi động, miễn là HPS GPIO được kích hoạt trong hệ thống Trình thiết kế nền tảng. Chúng hoạt động sau khi được cấu hình bởi phần mềm FSBL và có thể được kiểm soát bởi phần mềm người dùng.  Intel® Quartus® prime phiên bản phần mềm nên tạo ra một cảnh báo hoặc lỗi nếu các tín hiệu này được kích hoạt trong hệ thống Trình thiết kế nền tảng nhưng không được kết nối với các chân thiết bị trong thiết kế.

Độ phân giải

Các phiên bản trong tương lai của phần mềm Intel Quartus Prime Edition được lên lịch để tạo ra thông báo lỗi/cảnh báo nếu tín hiệu HPS GPIO được kích hoạt trong hệ thống Trình thiết kế nền tảng nhưng không kết nối với chân thiết bị trong thiết kế.

Các sản phẩm liên quan

Bài viết này áp dụng cho 1 sản phẩm

FPGA SoC Intel® Stratix® 10 SX

1

Cần thêm trợ giúp?

Liên hệ hỗ trợ

Tuyên bố miễn trừ trách nhiệm

1

Tất cả các bài đăng và việc sử dụng nội dung trên trang này đều phải tuân theo Điều khoản Sử dụng của Intel.com.

Nội dung trên trang này là sự kết hợp giữa bản dịch của con người và máy tính của nội dung gốc bằng tiếng Anh. Nội dung này được cung cấp để thuận tiện cho bạn và chỉ cung cấp thông tin chung và không nên dựa vào là đầy đủ hoặc chính xác. Nếu có bất kỳ mâu thuẫn nào giữa phiên bản tiếng Anh của trang này và bản dịch, phiên bản tiếng Anh sẽ chi phối và kiểm soát. Xem phiên bản tiếng Anh của trang này.