IP cứng Stratix V Avalon-MM cho Lỗi tạo thử nghiệm lõi PCI Express IP

Tạo Testbench không thành công cho IP cứng Avalon-MM cho PCI Lõi IP Express trong bản phát hành SP2 11.1. Lỗi là do một tín hiệu không phù hợp trên giao diện PIPE. Mô hình chức năng bus (BFM) bao gồm hai tín hiệu mới trên giao diện PIPE: txmargin và tín hiệu txswing nào IP Avalon-MM cứng của lõi PCI Express IP không bao gồm.

Giải pháp là thêm và txmargin tín txswing hiệu vào IP cứng Avalon-MM cho lõi IP PCI Express bằng cách tạo testbench và lệnh msim_setup.tcl từ lệnh Dòng.

Nhập các lệnh sau trong thư mục bao gồm tệp .qsys của bạn, được gọi là .qsys:

1. sopc_builder --script="/sopc_builder/bin/tbgen.tcl" .qsys
2. ip-generate --file-set=SIM_VERILOG --system-info=DEVICE_FAMILY="Stratix V" --report-file=spd:top_tb.spd --component-file=_tb.qsys
3. ip-make-simscript --spd=top_tb.spd

Kịch bản msim_setup.tcl được tạo trong thư mục mentor .

Vấn đề này đã được khắc phục trong bản phát hành 12.0 của phần mềm Quartus II.