Bộ Sưu Tập Sản Phẩm
Tình trạng
Launched
Ngày phát hành
2009
Thuật in thạch bản
60 nm

Tài nguyên

Logic Elements (LE)
50000
Fabric and I/O Phase-Locked Loops (PLLs)
8
Maximum Embedded Memory
2.502 Mb
Digital Signal Processing (DSP) Blocks
140
Digital Signal Processing (DSP) Format
Multiply
Hard Memory Controllers
Không
External Memory Interfaces (EMIF)
DDR, DDR2, SDR

Thông số I/O

Maximum User I/O Count
310
I/O Standards Support
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, Differential SSTL, Differential HSTL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS, PPDS
Maximum LVDS Pairs
98
Maximum Non-Return to Zero (NRZ) Transceivers
8
Maximum Non-Return to Zero (NRZ) Data Rate
3.124 Gbps
Transceiver Protocol Hard IP
PCIe Gen1

Các công nghệ tiên tiến

FPGA Bitstream Security
Không
Analog-to-Digital Converter
Không

Thông số gói

Package Options
F484, F672

Thông tin bổ sung

URL thông tin bổ sung