Bộ Sưu Tập Sản Phẩm
Tình trạng
Launched
Ngày phát hành
2009
Thuật in thạch bản
60 nm

Tài nguyên

Yếu tố logic (LE)
29000
Vòng khóa pha (PLL) khung và I/O
4
Bộ nhớ nhúng tối đa
1.08 Mb
Khối xử lý tín hiệu kỹ thuật số (DSP)
80
Định dạng xử lý tín hiệu số (DSP)
Multiply
Bộ điều khiển bộ nhớ cứng
Không
Giao diện bộ nhớ ngoài (EF)
DDR, DDR2, SDR

Thông số I/O

Tổng số I/O Người dùng Tối đa
290
Hỗ trợ Tiêu chuẩn I/O
3.0 V to 3.3 V LVTTL, 1.2 V to 3.3 V LVCMOS, PCI, PCI-X, SSTL, HSTL, Differential SSTL, Differential HSTL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS, PPDS
Số Cặp LVDS tối đa
28
Bộ thu phát Không trở về Không (NRZ) Tối đa
4
Tốc độ Dữ liệu Không trở về Không (NRZ) Tối đa
3.124 Gbps
IP cứng của giao thức bộ thu phát
PCIe Gen1

Các công nghệ tiên tiến

FPGA Bitstream Security
Không
Bộ chuyển đổi tương tự sang số
Không

Thông số gói

Tùy chọn gói
F169, F324, F484

Thông tin bổ sung

URL thông tin bổ sung