Bộ Sưu Tập Sản Phẩm
FPGA Stratix® V GS
Tình trạng
Launched
Ngày phát hành
2010
Thuật in thạch bản
28 nm

Tài nguyên

Yếu tố logic (LE)
236000
Môđun logic thích ứng (ALM)
89000
Đăng ký môđun logic thích ứng (ALM)
356000
Vòng khóa pha (PLL) khung và I/O
20
Bộ nhớ nhúng tối đa
15.72 Mb
Khối xử lý tín hiệu kỹ thuật số (DSP)
600
Định dạng xử lý tín hiệu số (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
Bộ điều khiển bộ nhớ cứng
Không
Giao diện bộ nhớ ngoài (EF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Thông số I/O

Tổng số I/O Người dùng Tối đa
432
Hỗ trợ Tiêu chuẩn I/O
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
Số Cặp LVDS tối đa
216
Bộ thu phát Không trở về Không (NRZ) Tối đa
24
Tốc độ Dữ liệu Không trở về Không (NRZ) Tối đa
14.1 Gbps
IP cứng của giao thức bộ thu phát
PCIe Gen3

Thông số gói

Tùy chọn gói
F780, F1152

Thông tin bổ sung