Bộ Sưu Tập Sản Phẩm
Tình trạng
Launched
Ngày phát hành
2014
Thuật in thạch bản
55 nm

Tài nguyên

Yếu tố logic (LE)
40000
Vòng khóa pha (PLL) khung và I/O
4
Bộ nhớ nhúng tối đa
1.26 Mb
Định dạng xử lý tín hiệu số (DSP)
Multiply
Bộ điều khiển bộ nhớ cứng
Không
Giao diện bộ nhớ ngoài (EF)
DDR2 SDRAM, DDR3 SDRAM, LPDDR2, SRAM
Bộ nhớ flash cho người dùng
Bộ lưu trữ cấu hình bên trong

Thông số I/O

Tổng số I/O Người dùng Tối đa
500
Hỗ trợ Tiêu chuẩn I/O
3.0 V to 3.3 V LVTTL, 1.0 V to 3.3 V LVCMOS, PCI, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, PPDS, BLVDS, TMDS, Sub-LVDS, SLVS, HiSpi
Số Cặp LVDS tối đa
30

Các công nghệ tiên tiến

FPGA Bitstream Security
Bộ chuyển đổi tương tự sang số

Thông số gói

Tùy chọn gói
F256, F484, F672, E144

Thông tin bổ sung