Bộ Sưu Tập Sản Phẩm
CPLD MAX® II Z
Tình trạng
Discontinued
Ngày phát hành
Q1'14
Thuật in thạch bản
180 nm

Tài nguyên

Macrocells Tương đương
192
Độ trễ Pin-to-pin
4.7 ns
Bộ nhớ Flash của Người dùng
8 Kb

Tính năng

JTAG quét biên
JTAG ISP
Thanh ghi Đầu vào Nhanh
Tăng công suất Thanh ghi Có thể lập trình
Bộ chuyển đổi JTAG
ISP thời gian thực
MultiVolt I/Os†
1.5, 1.8, 2.5, 3.3
Khối Công suất I/O
2
Hỗ trợ Đầu ra Tối đa
80
LVTTL/LVCMOS
Schmitt Triggers
Tốc độ Quay vòng Có thể lập trình
Điện trở Kéo lên Có thể lập trình
Chân GND Có thể lập trình
Đầu ra Open-drain
Bus Hold

Thông số gói

Tùy chọn gói
M68, M100
Kích thước gói
5 mm x 5 mm, 6mm x 6mm

Thông tin bổ sung

URL thông tin bổ sung