Bộ Sưu Tập Sản Phẩm
CPLD MAX® II
Tình trạng
Launched
Ngày phát hành
Q1'14
Thuật in thạch bản
180 nm

Tài nguyên

Macrocells Tương đương
980
Độ trễ Pin-to-pin
6.2 ns
Bộ nhớ Flash của Người dùng
8 Kb

Tính năng

JTAG quét biên
JTAG ISP
Thanh ghi Đầu vào Nhanh
Tăng công suất Thanh ghi Có thể lập trình
Bộ chuyển đổi JTAG
ISP thời gian thực
MultiVolt I/Os†
1.5, 1.8, 2.5, 3.3, 5.0
Khối Công suất I/O
4
Hỗ trợ Đầu ra Tối đa
212
LVTTL/LVCMOS
32 bit, 66 MHz Tuân thủ PCI
Schmitt Triggers
Tốc độ Quay vòng Có thể lập trình
Điện trở Kéo lên Có thể lập trình
Chân GND Có thể lập trình
Đầu ra Open-drain
Bus Hold

Thông số gói

Tùy chọn gói
M256, F256, T144
Kích thước gói
11mm x 11mm, 17mm x 17mm, 22mm x 22mm

Thông tin bổ sung

URL thông tin bổ sung