Tình trạng
Launched
Ngày phát hành
Q2'19
Sự ngắt quãng được mong đợi
1
Thuật in thạch bản
10 nm
Điều kiện sử dụng
Base Transceiver Station

Tài nguyên

Yếu tố logic (LE)
2692760
Môđun logic thích ứng (ALM)
912800
Đăng ký môđun logic thích ứng (ALM)
3651200
Vòng khóa pha (PLL) khung và I/O
28
Bộ nhớ nhúng tối đa
287 Mb
Bộ nhớ Băng thông Cao Tối đa
1 GB
Khối xử lý tín hiệu kỹ thuật số (DSP)
8528
Định dạng xử lý tín hiệu số (DSP)
Bfloat, Block Floating Point, Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Hệ thống bộ xử lý cứng (HPS)
Quad-core 64 bit Arm* Cortex*-A53
Khối Mã hóa Cứng
1
Bộ điều khiển bộ nhớ cứng
Giao diện bộ nhớ ngoài (EF)
DDR4, QDR IV
Bộ nhớ flash cho người dùng
Bộ lưu trữ cấu hình bên trong

Thông số I/O

Tổng số I/O Người dùng Tối đa
624
Hỗ trợ Tiêu chuẩn I/O
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Số Cặp LVDS tối đa
312
Bộ thu phát Không trở về Không (NRZ) Tối đa
24
Tốc độ Dữ liệu Không trở về Không (NRZ) Tối đa
28.9 Gbps
Bộ thu phát Điều chế Biên độ Xung (PAM4) Tối đa
12
Tốc độ Dữ liệu Điều chế Biên độ Xung (PAM4) Tối đa
57.8 Gbps
IP cứng của giao thức bộ thu phát
PCIe Gen4, 10/25/100G Ethernet

Các công nghệ tiên tiến

Siêu đăng ký
FPGA Bitstream Security
Bộ chuyển đổi tương tự sang số

Thông số gói

Tùy chọn gói
R2581A

Thông tin bổ sung