FPGA Cyclone® và FPGA SoC
FPGA Cyclone® V có tổng năng lượng thấp hơn so với thế hệ hiện tại, với các tính năng tích hợp logic hiệu quả, các biến thể bộ thu phát tích hợp và các biến thể FPGA SoC, cùng với hệ thống bộ xử lý cứng (HPS) dựa trên ARM*. Dòng sản phẩm được đề xuất cho các ứng dụng và thiết kế Hướng Biên Intel.
Chọn từ các biến thể sau: FPGA Cyclone® V E chỉ với logic, FPGA Cyclone® V GX với bộ thu phát 3,125 Gbps, FPGA Cyclone® V GT với bộ thu phát 6,144 Gbps, FPGA SoC Cyclone® V SE với hệ thống xử lý cứng (HPS) dựa trên ARM* và logic, FPGA SoC Cyclone® V SX với bộ thu phát HPS dựa trên ARM* và 3,125 Gbps và FPGA SoC Cyclone® V ST với bộ thu phát HPS dựa trên ARM* và 6,144 Gbps.
Xem thêm: Phần mềm Thiết kế FPGA, Cửa hàng Thiết kế, Tải về, Cộng đồng, và Hỗ trợ
FPGA Cyclone® và FPGA SoC
Kiến trúc Dòng sản phẩm
Kiến trúc Cyclone® V
FPGA Cyclone® V tiếp nối truyền thống của dòng thiết bị Cyclone® của Intel®, đó là sự kết hợp chưa từng có các ưu điểm như điện năng thấp, công năng cao, chi phí thấp. FPGA Cyclone® V hiện bao gồm một hệ thống bộ xử lý cứng (HPS) tùy chọn tích hợp - bao gồm bộ xử lý, thiết bị ngoại vi và bộ điều khiển bộ nhớ - với kết cấu FPGA sử dụng trục liên kết nối băng thông cao. Sự kết hợp của HPS với kết cấu FPGA điện năng thấp 28 nm của Intel cung cấp hiệu năng và hệ sinh thái của bộ xử lý ARM* cấp ứng dụng với đặc tính linh hoạt, chi phí thấp, và ít tiêu hao điện năng của FPGA Cyclone® V.
Kiến trúc lõi FPGA Cyclone® gồm các thành phần sau:
- Tối đa 300K phần tử logic (LE) tương đương được thiết kế thành các cột dọc gồm các mô-đun logic tùy biến (ALM).
- Tối đa 12 Mb bộ nhớ nhúng được bố trí thành các khối 10 Kb (M10K).
- Tối đa 1,7 Mb các khối mảng logic bộ nhớ (MLAB) được phân phối.
- Tối đa 342 khối xử lý tín hiệu kỹ thuật số (DSP) có độ chính xác biến thiên có thể triển khai tới 684 nhân tử nhúng 18x18.
- Tám vòng khóa pha (PLL) đồng bộ đồng hồ phân đoạn.
Tất cả các tài nguyên logic này được kết nối với nhau thông qua một mạng xung nhịp rất linh hoạt, với hơn 30 nhánh xung nhịp toàn cầu và phiên bản tối ưu hóa điện năng của kiến trúc định tuyến Đa phương pháp hiệu năng cao của Intel.
Hỗ trợ Giao diện Linh hoạt
FPGA Cyclone® V cung cấp hỗ trợ giao diện linh hoạt với bộ thu phát lên đến 12 Gbps ở bên trái rãnh. Xung quanh kết cấu logic và kết cấu lõi định tuyến là các phần tử I/O và PLL. Thiết bị Cyclone® V có hai đến tám PLL. Các phần tử I/O hỗ trợ LVDS 840 MHz và băng thông bộ nhớ ngoài 800 Mbps. Các phần tử I/O này hỗ trợ tất cả các tiêu chuẩn I/O chênh lệch và đơn cực đại trà, bao gồm LVTTL 3,3 V với độ bền ổ đĩa lên đến 16-mA.
IP Cứng Đa dạng
FPGA Cyclone® V bao gồm các khối sở hữu trí tuệ (IP) cứng, chẳng hạn như các HPS dựa trên ARM*, tối đa hai khối PCI cứng PCI Express* (PCIe*) và hai bộ điều khiển bộ nhớ đa cổng cứng. Khối PCIe cứng hỗ trợ lên đến bốn làn cho các ứng dụng Gen1 và bốn làn cho các ứng dụng Gen2 và hiện đã có hỗ trợ đa chức năng. Hỗ trợ đa chức năng cho phép tám thiết bị ngoại vi chia sẻ một liên kết PCIe duy nhất với bản đồ bộ nhớ riêng và điều khiển và đăng ký trạng thái (CSR) để đơn giản hóa phát triển ổ đĩa mềm. Bộ điều khiển bộ nhớ đa cổng cứng có thể phân bổ đến tối đa sáu chủ máy chủ khác nhau và cho phép sắp xếp lại các lệnh và dữ liệu để tối đa hóa hiệu suất của liên kết DRAM.
Bảo mật thiết kế
Để bảo vệ các khoản đầu tư IP giá trị của bạn, FPGA Cyclone® V cũng cung cấp tính năng bảo vệ thiết kế toàn diện nhất có thể trong dòng FPGA, bao gồm mã hóa dãy nhị phân tiêu chuẩn Mã hóa Tiên tiến (AES) 256 bit, bảo vệ cổng JTAG, bộ dao động nội, đưa về không (xóa dữ liệu) và các tính năng kiểm dư chu trình (CRC).
Khả năng kết nối
Bộ điều khiển Bộ nhớ Đa cổng
Khối bộ điều khiển bộ nhớ đa cổng và khối sở hữu tài sản trí tuệ (IP) cứng đảm bảo một cấp độ mới về năng suất và lợi thế về thời gian hoàn thành. Các tính năng tiên tiến để hỗ trợ sắp xếp lại lệnh và dữ liệu làm tăng đáng kể hiệu suất các giao diện DRAM của bạn. Bộ điều khiển bộ nhớ đa cổng giúp đóng định thời một cách dễ dàng và giảm số lượng I/O bằng cách cho phép tối đa sáu chức năng chia sẻ một thiết bị bộ nhớ duy nhất, từ đó tiết kiệm không gian PCB và tăng hiệu suất tuyến dẫn (bus). Nhờ vậy, bạn tiết kiệm thời gian, chi phí hệ thống và năng lượng.
IP bộ điều khiển bộ nhớ đa cổng hỗ trợ các tính năng sau:
- Thiết lập các thông số định thời mà người dùng có thể định cấu hình trong suốt thời gian dịch mã hoặc vận hành FPGA.
- Hỗ trợ thiết bị bộ nhớ lên đến 4 Gb mỗi chip.
- Lựa chọn hai chip.
- Kích thước bộ nhớ có thể định cấu hình 8, 16, 24, 32, và 40 bit.
- Mã sửa lỗi (ECC) cứng hỗ trợ kích thước dữ liệu 16-bit và 32 bit.
- Cấu hình cổng giao diện kết cấu linh hoạt với tối đa sáu cổng lệnh và tối đa 256 bit dữ liệu.
- Liên kết hai bộ điều khiển với dịch vụ để phục vụ các ứng dụng băng thông cao hơn bằng cách tạo bộ nhớ x64 ảo.
- Tiết kiệm điện năng DRAM, bao gồm khả năng tự động làm tươi và giảm sâu điện năng tiêu thụ.
Bộ điều khiển bộ nhớ đa cổng bao gồm hai khối quan trọng, như được minh họa trong sơ đồ Kiến trúc Bộ điều khiển Bộ nhớ Đa cổng:
- Giao diện trước đa cổng - xử lý phân bổ các hoạt động đọc và ghi bộ nhớ giữa tối đa sáu máy chủ.
- PHY - Giao diện giữa bộ điều khiển bộ nhớ và các thiết bị bộ nhớ. Thực hiện các hoạt động đọc và ghi đến và từ bộ nhớ ngoài.
Giao diện trước đa cổng cung cấp các tính năng phân bổ và tái sắp xếp sau đây:
- Sắp xếp lại lệnh và dữ liệu để tăng cường hiệu suất bus.
- Thực thi đột xuất các lệnh DRAM.
- Phát hiện va chạm và trả kết quả theo thứ tự.
- Hỗ trợ ưu tiên có thể định cấu hình động, cho cả lịch trình ưu tiên tuyệt đối và tương đối.
Giao diện PHY trên bộ điều khiển bộ nhớ đa cổng cung cấp các tính năng hiệu chỉnh sau đây để điều khiển định tuần tự dữ liệu và định thời:
- Bộ nhớ đệm FIFO đọc cứng trong đường dẫn đăng ký đầu vào.
- Các đăng ký DDR dành riêng trong các phần tử I/O.
- Chỉnh thẳng động bị trễ với độ phân giải 25 ps để tối ưu hóa cửa sổ lấy mẫu.
- Hệ mạch điều chỉnh lệch cho phép hiệu chỉnh đường dẫn đầy đủ từ logic FPGA đến thiết bị bộ nhớ trên cả các đường dẫn đọc và ghi.
- Chế độ hiệu chỉnh cực trên chip để hạn chế biến động trở kháng tại cực.
- Cực động trên chip để hoán đổi giữa các cực nối tiếp và song song, đảm bảo tính toàn vẹn tín hiệu tối ưu.
- Chuỗi trì hoãn DLL cho các biến đổi pha DQS được bù nhiệt.
IP cứng bộ điều khiển bộ nhớ đa cổng trong IP trong FPGA Cyclone® V hỗ trợ DDR3 SDRAM, DDR2 SDRAM và LPDDR2 (chỉ hỗ trợ thanh đơn). FPGA Cyclone® V cũng hỗ trợ bộ điều khiển bộ nhớ mềm cho các giao diện bộ nhớ được đề cập.
Công suất tối đa
Mức Tiêu thụ Điện của Cyclone® V so với FPGA thế hệ trước.
Tối ưu hóa kiến trúc và silicon
Intel đã có những cải tiến quan trọng để giảm công suất cho FPGA Cyclone® V, bao gồm sử dụng công nghệ xử lý LP 28-nm, giảm điện áp lõi, lựa chọn cẩn thận các bán dẫn VT thấp và VT cao để giảm tĩnh điện, điện dung cổng thấp hơn, kiến trúc bộ thu phát tối ưu hóa điện năng và tăng sở hữu trí tuệ (IP) cứng. Ví dụ, khối IP cứng của bộ điều khiển bộ nhớ đa cổng mới và khối IP cứng PCI Express* tiêu thụ lần lượt ít hơn 10% và 20% so với triển khai logic mềm. Các khối này cùng với các khối bộ thu phát có thể được tắt nếu được không sử dụng, do đó đảm bảo giảm chi phí tiêu thụ điện năng của thiết kế.
Lợi ích của Điện năng Thấp
Sự kết hợp của việc tích hợp tăng cường và FPGA Cyclone® V điện năng thấp dẫn đến những lợi ích đáng kể ở cấp độ hệ thống cho nhiều ứng dụng:
Các thiết bị di động hoặc cầm tay chạy bằng pin.
Môi trường bị hạn chế không gian và các môi trường thách thức về nhiệt độ khác.
Các ứng dụng nhạy cảm về giá mà hệ thống làm mát không hiệu quả về mặt chi phí.
Ước tính và phân tích điện năng chính xác
Intel giúp quá trình ước tính và phân tích điện năng từ ý tưởng thiết kế đến khi triển khai trở nên dễ dàng, với các công cụ thiết kế quản lý điện năng chính xác và toàn diện nhất trong ngành. Intel cung cấp các tài nguyên ước tính và phân tích điện năng sau:
- Công cụ ước tính điện năng sớm.
- Công nghệ tối ưu hóa và phân tích điện năng Phần mềm Intel® Quartus® Prime.
- Trung tâm Tài nguyên Quản lý Điện năng.
Khi thiết kế, bạn có thể sử dụng công cụ ước tính điện năng sớm (EPE) trong giai đoạn ý tưởng và bộ phân tích điện năng trong giai đoạn triển khai thiết kế. EPE là một công cụ phân tích dựa trên bảng tính, cho phép xác định phạm vi điện năng sớm dựa trên lựa chọn thiết bị và gói, điều kiện hoạt động và việc sử dụng thiết bị. Các mô hình điện năng trong EPE tương đương với sililicon, đảm bảo ước tính chính xác mức tiêu thụ điện năng của thiết kế.
Bộ phân tích điện năng là một công cụ phân tích điện năng chi tiết, sử dụng vị trí và định tuyến thiết kế thực tế, cấu hình logic và dạng sóng mô phỏng để ước tính rất chính xác công suất động. Túm lại, bộ phân tích điện năng cho độ chính xác 10 % khi được sử dụng với thông tin thiết kế chính xác. Các mô hình điện năng Phần mềm Intel® Quartus® Prime tương đương các kết quả đo lường với silicon trên hơn 5.000 cấu hình kiểm thử trên mỗi mạch.
Trong suốt quá trình thiết kế, Trung tâm Tài nguyên Quản lý Điện năng cung cấp thông tin hữu ích về điện năng, quản lý nhiệt và quản lý nguồn điện.
Tối ưu hóa Phần mềm Intel® Quartus® Prime
Các chi tiết triển khai thiết kế có thể cải thiện hiệu năng, giảm thiểu diện tích và giảm điện năng. Trước đây, sự cân bằng giữa hiệu năng và diện tích đã được tự động hóa trong mức truyền thanh ghi (RTL) thông qua luồng thiết kế "vị trí và tuyến". Intel đã giành lại vị trí dẫn đầu trong việc tối ưu hóa điện năng cho luồng thiết kế. Công cụ tối ưu hóa Phần mềm Intel® Quartus® Prime tự động sử dụng các tính năng kiến trúc Cyclone® V để giảm thiểu điện năng, kết quả tiết kiệm đến 10% tổng điện năng tiêu thụ khi được kích hoạt.
Tối ưu hóa Phần mềm Intel® Quartus® Prime với nhiều phương diện tối ưu hóa điện năng tự động minh bạch cho bạn, đồng thời cho phép sử dụng tối ưu các chi tiết kiến trúc FPGA để giảm thiểu điện năng, bao gồm:
- Biến đổi các khối chức năng lớn.
- Ánh xạ các RAM người dùng để chúng sử dụng ít năng lượng hơn.
- Tái cấu trúc logic để giảm năng lượng động.
- Lựa chọn chính xác các đầu vào logic để giảm thiểu điện dung trên các lưới chuyển đổi cao.
- Giảm diện tích và nhu cầu đi dây cho logic lõi để giảm tối đa năng lượng động trong định tuyến.
- Sửa đổi vị trí để giảm năng lượng xung nhịp.
Hệ thống Bộ xử lý Cứng SoC Cyclone® V
Đường trục kết nối HPS đến FPGA băng thông cao
Mặc dù HPS và FPGA có thể hoạt động độc lập, nhưng chúng được kết hợp chặt chẽ qua kết nối hệ thống băng thông cao được xây dựng liên kết từ các cầu nối bus ARM* AMBA AXI hiệu năng cao. Các bus chính IP trong kết cấu FPGA có quyền truy cập vào các bus phụ HPS qua kết nối FPGA đến HPS. Tương tự, các bus chính HPS có quyền truy cập vào các bus phụ trong kết cấu FPGA qua cầu nối HPS đến FPGA. Cả hai cầu nối đều tuân thủ AMBA AXI-3 và hỗ trợ các giao dịch đọc và ghi đồng thời. Tối đa sáu FPGA chính có thể chia sẻ bộ điều khiển SDRAM HPS với bộ xử lý. Ngoài ra, bộ xử lý có thể được sử dụng để định cấu hình kết cấu FPGA dưới sự điều khiển của chương trình thông qua cổng cấu hình 32 bit chuyên dụng.
- HPS-đến FPGA: giao diện AMBA AXI 32, 64 hoặc 128 bit có thể định cấu hình.
- FPGA đến HPS: giao diện AMBA AXI 32, 64 hoặc 128 bit có thể định cấu hình.
- Bộ điều khiển FPGA đến HPS: Tối đa 6 máy chủ (cổng lệnh), 4x cổng dữ liệu đọc 64 bit và 4x cổng dữ liệu ghi 64 bit.
- Trình quản lý cấu hình FPGA 32 bit.
Tính năng HPS
925 MHz, bộ xử lý ARM* Cortex-A9 lõi kép. Mỗi lõi bộ xử lý bao gồm:
- 32 KB bộ nhớ đệm hướng dẫn L1, 32 KB bộ nhớ đệm dữ liệu L1
- Đơn vị điểm động chính xác đơn và kép và công cụ phương tiện truyền thông NEONTM
- Công nghệ gỡ lỗi và theo dõi CoreSing*.
- Bộ nhớ đệm L2 chia sẻ 512 KB
- RAM xước 64 KB
- Mạch điều khiển SDRAM đa cổng có hỗ trợ cho DDR2, DDR3, và LPDDR2 và hỗ trợ mã sửa lỗi (ECC) tùy chọn.
- Bộ điều khiển truy cập bộ nhớ trực tiếp (DMA) 8 kênh
- Bộ điều khiển flash QSPI
- Bộ điều khiển flash NAND với DMA
- Bộ điều khiển SD/SDIO/MMC với DMA
- 2x kiểm soát truy cập phương tiện (MAC) Ethernet 10/100/1000 với DMA
- 2x mạch điều khiển USB On-The-Go (OTG) với DMA
- 4x bộ điều khiển I2C
- 2x UART
- 2x thiết bị ngoại vi chính giao diện ngoại vi nối tiếp (SPI), 2x thiết bị ngoại vi SPI phụ
- Lên đến 134 I/O mục đích chung (GPIO)
- 7x bộ đếm thời gian mục đích chung
- 4x bộ đếm thời gian watchdog
FPGA Cyclone® IV GX: Tổng quan Bộ thu phát
Không phải tất cả các bộ thu phát chi phí thấp đều được tạo ra như nhau. Dòng FPGA Cyclone® V có tính linh hoạt, giúp bạn sử dụng đầy đủ tất cả các tài nguyên bộ thu phát sẵn có và duy trì thiết kế trong thiết bị nhỏ hơn và chi phí thấp hơn. FPGA Cyclone® V có tính linh hoạt cao nhất khi triển khai các giao thức độc lập, triển khai các giao thức độc quyền với khối xây dựng cứng, tất cả với công suất thấp nhất có thể.
Intel mở rộng dòng sản phẩm FPGA Cyclone® với sê-ri Cyclone® V để mang đến giải pháp chi phí thấp nhất thị trường và tiết kiệm điện năng nhất. Vị trí dẫn đầu của Intel về bộ thu phát đã được khẳng định với các gói bộ thu phát I/O trong thiết kế FPGA. Xem video dưới đây để tìm hiểu hoạt động của FPGA Cyclone® V.
Sê-ri FPGA Cyclone® V cung cấp hai biến thể đáp ứng nhu cầu thiết kế của bạn, FPGA Cyclone® V GX với bộ thu phát lên đến 3,125 G và FPGA Cyclone® V GT với bộ thu phát lên đến 6,144 G.
Tính năng chính của Bộ thu phát
- Tối đa mười hai bộ thu phát hỗ trợ tốc độ dữ liệu từ 600 Mbps đến 3,125 Gbps hoặc 6,144 Gbps.
- Đường dẫn dữ liệu bộ thu phát linh hoạt và dễ định cấu hình để triển khai các giao thức độc quyền và theo tiêu chuẩn công nghiệp.
- Các cài đặt chỉnh tăng có thể lập trình và điện áp đầu ra vi sai tùy chỉnh (VOD) giúp cải thiện tính toàn vẹn của tín hiệu (SI).
- Cân bằng bộ thu phát do người dùng điều khiển để bù cho các tổn thất phụ thuộc vào tần số trong môi trường vật lý.
- Cấu hình lại bộ thu phát để hỗ trợ nhiều giao thức và tốc độ dữ liệu trên cùng một kênh mà không cần lập trình lại FPGA.
- Hỗ trợ các tính năng giao thức như xung nhịp phổ rộng trong PCI Express* (PCIe*), Giao diện Vô tuyến Công cộng Chung (CPRI), cổng hiển thị DisplayPort, V-by-One, và các cấu hình SATA.
- Hệ mạch chuyên dụng tương thích giao diện vật lý cho PCIe*, XAUI và Gbps Ethernet (GbE).
- Giao diện PIPE, kết nối trực tiếp với PCIe* Gen1 (2.5 Gbps) nhúng và sở hữu trí tuệ (5 Gbps) Gen2 cứng để hỗ trợ x1, x2 hoặc x4 thiết bị cuối từ xa hoặc ứng dụng cổng gốc tuân thủ PCI-SIG*.
- Điều chỉnh thứ tự byte để khung hoặc gói luôn bắt đầu trong một làn byte đã biết.
- Bộ mã hóa và bộ giải mã 8B/10B có thể thực hiện mã hóa từ 8 bit thành 10 bit và giải mã từ 10 bit thành 8 bit.
- Bộ điều chỉnh điện áp nguồn ngay tại rãnh cho bơm sạc vòng khóa pha (PLL) máy phát và máy thu và bộ dao động điều khiển điện áp (VCO) để đảm bảo khả năng chống ồn vượt trội.
- Tách rời nguồn điện trên chip để thỏa mãn các yêu cầu về dòng điện quá độ ở tần số cao hơn, giúp giảm nhu cầu về các tụ điện tách rời trên bo mạch.
- Các tính năng chẩn đoán như vòng lặp nối tiếp, vòng lặp song song, vòng lặp nối tiếp ngược, và khả năng vòng lặp chính và phụ trong khối IP cứng PCIe* tuân thủ PCI-SIG*.
Sơ đồ khối PCS cho thấy các bộ thu phát FPGA Cyclone® V, cả phần đính kèm phương tiện vật lý (PMA) và bộ chuyển đổi mã vật lý (PCS). Các khối trong PCS có thể được bỏ qua, tùy thuộc vào yêu cầu của bạn.
Hình 1. Bộ thu phát FPGA Cyclone® V, PMA và Sơ đồ Khối PCS
Thông tin khác
Khám phá thêm nội dung liên quan đến các thiết bị FPGA Intel® như bo mạch phát triển, tài sản trí tuệ, hỗ trợ và nhiều thông tin khác.
Tài nguyên hỗ trợ
Trung tâm tài nguyên dành cho các tùy chọn đào tạo, tài liệu, tải xuống, công cụ và hỗ trợ.
Bo mạch phát triển
Bắt đầu với FPGA của chúng tôi và tăng tốc thời gian tiếp thị của bạn với phần cứng và thiết kế được Intel xác nhận.
Tài sản trí tuệ
Rút ngắn chu trình thiết kế của bạn với danh mục đa dạng các lõi IP được Intel xác thực và các thiết kế tham khảo.
Phần mềm thiết kế FPGA
Khám phá Phần mềm Quartus Prime và bộ công cụ nâng cao năng suất của chúng tôi để giúp bạn nhanh chóng hoàn thành các thiết kế phần cứng và phần mềm của mình.
Liên hệ với nhân viên kinh doanh
Hãy liên hệ với nhân viên kinh doanh cho các nhu cầu về thiết kế và tăng tốc sản phẩm FPGA Intel® của bạn.
Các mã đặt hàng
Giải mã số bộ phận của Intel® FPGA, bao gồm ý nghĩa của một số tiền tố và mã gói.
Địa điểm bán
Liên hệ Nhà phân phối được ủy quyền Intel® ngay hôm nay.