Bộ Tăng tốc Rời FPGA cải thiện TCO cho bộ xử lý Intel® Xeon® thế hệ thứ 4
Máy gia tốc giúp tăng tốc các tác vụ phức tạp và nâng cao hiệu quả tổng thể, giảm tổng chi phí sở hữu. Việc kết nối bộ xử lý có khả năng thay đổi Intel® Xeon® thế hệ thứ 4 với FPGA Intel® Agilex™ thông qua các giao diện PCIe 5.0 và CXL dẫn đầu về băng thông trong ngành có thể mang lại các lợi ích bổ sung như tăng tính linh hoạt của hệ thống, sự khác biệt của sản phẩm, hiệu suất cao hơn và bảo mật tốt hơn.
Tăng tốc với FPGA Intel® Agilex™ và bộ xử lý có khả năng thay đổi Intel® Xeon® thế hệ thứ 4
Xem để biết cách bạn có thể cải thiện TCO bằng cách sử dụng FPGA Intel® Agilex™ và IP PCIe 5.0/CXL dưới dạng các bộ tăng tốc rời được kết nối với bộ xử lý Intel® Xeon® thế hệ thứ 4 thông qua PCIe 5.0 hoặc CXL.
Những câu chuyện thành công của khách hàng
Các sản phẩm Unifabrix CXL sử dụng Intel cho Cơ sở hạ tầng Trung tâm Dữ liệu
Các sản phẩm Unifabrix giải phóng dung lượng bộ nhớ và băng thông bằng cách sử dụng bộ xử lý Intel® Xeon® thế hệ thứ 4 hỗ trợ CXL và FPGA Intel® Agilex™.
FPGA tăng tốc Sản xuất Video dựa trên IP bằng cách sử dụng SMPTE ST 2110
Phần cứng COTS tăng tính linh hoạt cho phát video, giảm số lõi CPU được sử dụng từ 6 xuống 1 và băng thông gói phương tiện xuống 50%.
Bắt đầu với Thiết kế của bạn
Compute Express Link v1.1 IP cho FPGA Intel® Agilex™
Hiện đã có IP cứng CXL dựa trên FPGA đầu tiên trong ngành cho dòng thiết bị Intel® Agilex™ với chiplet R-Tile. Bạn sẽ được hưởng lợi từ hiệu suất CXL 5.0 x16 đầy đủ (gấp 4 lần so với các FPGA khác)1 với việc sử dụng tối thiểu tài nguyên kết cấu cho logic hỗ trợ do IP cứng. Các biến thể IP có sẵn hỗ trợ cả trường hợp sử dụng bộ tăng tốc (Loại 1 và 2) và mở rộng bộ nhớ (Loại 3) do CXL Consortium xác định. Việc triển khai IP ban đầu sẽ tuân theo thông số kỹ thuật CXL v1.1.
Các Liên kết Giải pháp Đối tác liên quan
Meta tận dụng CXL để tăng cường sử dụng tài nguyên bộ nhớ của máy chủ đám mây.
Thông tin Sản phẩm và Hiệu năng
Băng thông CXL trên mỗi cổng cho IP cứng FPGA Intel® Agilex™ ở Gen5 x16 so với IP mềm của đối thủ cạnh tranh FPGA ở Gen4 x8.