FPGA SoC và FPGA Intel® Stratix® 10

FPGA SoC và FPGA Intel® Stratix® 10 mang lại ưu thế đổi mới về hiệu năng, hiệu quả năng lượng, mật độ, và tích hợp hệ thống. Được trang bị Cấu trúc FPGA Intel® Hyperflex™ mang tính đột phá và được lắp ráp kết hợp với công nghệ Cầu nối đa đế nhúng (EMIB) đã được cấp bằng sáng chế của Intel, Bus giao diện nâng cao (AIB), và một danh mục chiplet ngày càng được mở rộng, các thiết bị Intel® Stratix® 10 mang lại hiệu năng gấp tới 2 lần so với FPGA hiệu năng cao, thế hệ trước.¹

Xem thêm: Phần mềm Thiết kế FPGA, Cửa hàng Thiết kế, Tải xuống, Cộng đồng, và Hỗ trợ

FPGA SoC và FPGA Intel® Stratix® 10

Cấu trúc FPGA Intel® Hyperflex™

Để giải quyết những thách thức do các hệ thống thế hệ tiếp theo đưa ra, FPGA và SoC Intel® Stratix® 10 có Cấu trúc FPGA Intel® Hyperflex™ mới, mang lại hiệu suất tần số xung nhịp gấp 2 lần và tiêu thụ điện năng thấp hơn tới 70% so với FPGA cao cấp, thế hệ trước.²

Lợi ích

Tận dụng hiệu suất tần số xung nhịp lõi gấp 2 lần để đạt được những đột phá về thông lượng.

Sử dụng tần số xung nhịp nhanh hơn để giảm độ rộng bus và giảm kích thước sở hữu trí tuệ (IP), giải phóng thêm tài nguyên FPGA để bổ sung chức năng mạnh mẽ hơn.

Sử dụng kích thước IP nhỏ hơn — được hỗ trợ bởi Cấu trúc FPGA Intel® Hyperflex™ — để hợp nhất các thiết kế trải dài trên nhiều thiết bị vào một thiết bị duy nhất, nhờ đó giảm tới 70% điện năng tiêu thụ so với các thiết bị thế hệ trước.

Tăng cường hiệu suất nhờ giảm bớt số lần tắc nghẽn định tuyến và số lần lặp lại thiết kế bằng cách sử dụng các công cụ thiết kế Hyper-Aware.

Hiển thị thêm Hiện ít hơn

Cấu trúc FPGA Intel® Hyperflex™ đưa vào các thanh ghi có thể bỏ qua bổ sung ở khắp mọi nơi trong kết cấu FPGA. Các thanh ghi bổ sung này, gọi là Siêu thanh ghi, có sẵn trên mọi phân khúc phân tuyến liên kết và tại đầu vào của mọi khối chức năng. Siêu thanh ghi giúp ba kỹ thuật thiết kế chính đạt được hiệu suất lõi gấp 2 lần:

Siêu tái định giờ ở cấp độ chi tiết giúp loại bỏ các đường dẫn quan trọng.
Siêu chuỗi quy trình không độ trễ giúp loại bỏ chậm trễ phân tuyến.
Siêu tối ưu hóa linh hoạt giúp đạt được hiệu suất tốt nhất.

Khi bạn sử dụng các kỹ thuật này trong thiết kế, các công cụ thiết kế Hyper-Aware sẽ tự động sử dụng các Siêu đăng ký để đạt được tần số xung nhịp lõi tối đa.

Cấu trúc FPGA Intel® Hyperflex™ trong các thiết bị Intel® Stratix® 10

Tìm hiểu cách mà các cải tiến của Cấu trúc FPGA Intel® Hyperflex™ giúp nhà thiết kế đạt được các mục tiêu về hiệu suất của họ.

Tải sách trắng xuống ›

Tìm hiểu cách mà các cải tiến của phần mềm thiết kế Cấu trúc FPGA Intel® Hyperflex™ giúp giảm số lần lặp lại thiết kế và tăng cường năng suất của nhà thiết kế để đưa ra thị trường nhanh chóng.

Tải sách trắng xuống ›

Tối ưu hóa thiết kế với Cấu trúc FPGA Intel® Hyperflex™

Cấu trúc FPGA Intel® Hyperflex™ giúp ba kỹ thuật thiết kế chính đạt được hiệu suất gấp 2 lần: Siêu tái định thời, Siêu chuỗi quy trình và Siêu tối ưu hóa. Đọc Sổ tay Thiết kế hiệu suất cao cho thiết bị Intel® Stratix® 10 để tìm hiểu cách kết hợp các kỹ thuật tối ưu hóa hiệu suất này nhằm đạt được tần số xung nhịp cao nhất trên các thiết bị Intel® Stratix® 10.

Tải xuống Sổ tay thiết kế hiệu suất cao cho Intel® Stratix® 10 ›

Bắt đầu thiết kế với Cấu trúc FPGA Intel® Hyperflex™ ngay hôm nay

Cấu trúc FPGA Intel® Hyperflex™ tận dụng quy trình thiết kế Hyper-Aware. Quy trình này tích hợp Biên dịch chuyển tiếp nhanh cải tiến, một tính năng cho phép các nhà thiết kế tiến hành khám phá hiệu suất thiết kế nhanh chóng và đạt đến mức hiệu suất đột phá.

Tính năng Biên dịch chuyển tiếp nhanh đã ra mắt hôm nay, vì vậy bạn có thể bắt đầu thiết kế với Cấu trúc FPGA Intel® Hyperflex™ cho các thiết bị Intel® Stratix® 10. Liên hệ với đại diện bán hàng của bạn để có được giấy phép.

Liên hệ với đại diện bán hàng tại địa phương của bạn về yêu cầu đánh giá tính năng Biên dịch chuyển tiếp nhanh.

Xem video demo tính năng Biên dịch chuyển tiếp nhanh

Xem video demo sau về tính năng Biên dịch chuyển tiếp nhanh dành cho các thiết kế của thiết bị Intel® Stratix® 10. Video này giúp bạn hiểu được cách thức mà tính năng Biên dịch chuyển tiếp nhanh cung cấp khả năng khám phá hiệu suất cải tiến và triển khai ba tối ưu hóa thiết kế chính cho Cấu trúc FPGA Intel® Hyperflex™, bao gồm.

Cách khắc phục các hạn chế về tái định thời để kích hoạt Siêu tái định thời.
Cách tối ưu hóa thiết kế để triển khai Siêu chuỗi quy trình.
Cách xác định và khắc phục các trường hợp tắc nghẽn hiệu suất khi sử dụng Siêu tối ưu hóa.

Tìm kiếm khóa đào tạo về Cấu trúc FPGA Intel® Hyperflex™

Intel cung cấp các khóa đào tạo trực tuyến do người hướng dẫn và các khóa đào tạo trực tuyến, bao gồm các kỹ thuật tối ưu hóa thiết kế để khai thác hiệu suất tối đa từ thiết kế của bạn bằng cách sử dụng Cấu trúc FPGA Intel® Hyperflex™.

Tích hợp Hệ thống trong gói 3D không đồng nhất

FPGA và SoC Intel® Stratix® 10 tận dụng công nghệ hệ thống trong gói (SiP) 3D không đồng nhất để tích hợp kết cấu lõi FPGA nguyên khối với các khối thu phát 3D SiP và các thành phần tiên tiến khác trong một gói duy nhất.

Đọc Sách Trắng Về Thúc Đẩy Nền Tảng Thế Hệ Tiếp Theo Sử Dụng Công Nghệ Hệ Thống Trong Gói 3D Của Intel (PDF) ›

Giải pháp linh hoạt và có thể mở rộng

Tích hợp 3D SiP không đồng nhất giúp một đường dẫn linh hoạt và có thể mở rộng cung cấp được nhiều biến thể sản phẩm có sự kết hợp chức năng và/hoặc các nút xử lý hiệu quả trong một gói duy nhất.

Tìm hiểu thêm ›

Chức năng kết hợp và các nút quy trình

Tích hợp 3D SiP không đồng nhất mang lại một số lợi ích chính ở cấp hệ thống bao gồm:

Hiển thị thêm Hiện ít hơn

Tìm hiểu thêm về tích hợp 3D SiP không đồng nhất

Tải xuống sách trắng sau để tìm hiểu thêm về cách thức mà FPGA và FPGA SoC Intel® Stratix® 10 FPGA tận dụng tích hợp 3D SiP không đồng nhất để mang lại những đột phá về hiệu suất, điện năng và hệ số hình dạng, đồng thời mang lại khả năng mở rộng và mức độ linh hoạt cao hơn. Ngoài ra, hãy tìm hiểu cách thức mà công nghệ Intel EMIB mang đến giải pháp ưu việt cho tích hợp đa khuôn.

Tải xuống sách trắng ›

Công nghệ đóng gói Intel EMIB dành cho thiết bị Intel® Stratix® 10

Công nghệ Cầu nối đa đế nhúng (EMIB) được cấp bằng sáng chế của Intel cho phép tích hợp trong gói các thành phần quan trọng của hệ thống một cách hiệu quả, chẳng hạn như thiết bị tương tự, bộ nhớ, ASIC, CPU, v.v. Công nghệ EMIB cung cấp quy trình sản xuất đơn giản hơn so với các công nghệ tích hợp trong gói khác. Ngoài ra, EMIB loại bỏ việc sử dụng đường dẫn xuyên silicon (TSV) và silicon trung gian chuyên dụng, nhờ đó tạo ra một giải pháp mang lại hiệu suất cao hơn, ít phức tạp hơn, với tính toàn vẹn của tín hiệu và điện năng vượt trội. EMIB sử dụng một chip silicon nhỏ được nhúng trong phần đế để cung cấp kết nối mật độ cực cao giữa các khuôn. Cụm Vi Mạch Điện Tử Lật tiêu chuẩn kết nối điện năng và tín hiệu người dùng từ vi mạch sang các quả cầu đóng gói. Cách tiếp cận này giảm thiểu nhiễu do tiếng ồn chuyển mạch lõi và nhiễu xuyên âm để mang lại tính toàn vẹn của tín hiệu và công suất vượt trội.

Để biết thông tin chi tiết về cách triển khai cụ thể của công nghệ này trên dòng thiết bị Intel® Stratix® 10 sắp tới, hãy xem phần Bộ thu phát.

Bộ thu phát

FPGA SoC và FPGA Intel® Stratix® 10 mang đến một kỷ nguyên mới cho công nghệ bộ thu phát với sự ra đời của các bộ thu phát hệ thống trong gói (SiP) 3D không đồng nhất đổi mới. Các khối thu phát được kết hợp với kết cấu lõi có thể lập trình nguyên khối bằng cách sử dụng tích hợp hệ thống trong gói để giải quyết nhu cầu băng thông hệ thống ngày càng tăng trên hầu hết các phân khúc thị trường. Các khối thu phát cho phép FPGA có số kênh thu phát cao nhất mà vẫn dễ dàng sử dụng.

Tính năng	Biến thể khối thu phát
	L-Tile (17,4G) PCIe* Gen3x16	H-Tile (28,3G) PCIe* Gen3x16	E-Tile (30G/58G) 4x100GE	P-Tile (16G) Intel® Ultra Path Interconnect (Intel® UPI) hoặc PCIe* Gen4x16
Biến thể thiết bị Intel® Stratix® 10	GX, SX	GX, SX, TX, MX	TX, MX	DX
Bộ thu phát tối đa trên mỗi khối*	24	24	24	20
Tỷ lệ dữ liệu từ chip đến chip tối đa (NRZ/PAM4)	17,4 Gbps/-	28,3 Gbps/-	28,9 Gbps/57.8 Gbps	16 GT/s/-
Tốc độ Dữ liệu Bảng nối đa năng Tối đa(NRZ/PAM4)	12,5 Gbps/-	28,3 Gbps/-	28,9 Gbps/57.8 Gbps	16 GT/s/-
Suy hao chèn ở tốc độ dữ liệu tối đa	Lên đến 18 dB	Lên đến 30 dB	Lên đến 35 dB	Tham khảo PCIe* Gen4 cũng như các thông số và điều kiện UPI
IP cứng	PCIe* Gen1, 2 và 3 với khả năng hỗ trợ làn x1, x4, x8 và x16 10G Fire Code FEC IP cứng	PCIe* Gen1, 2 và 4 với các làn x1, x4, x8 và x16 SR-IOV với 4 Hàm vật lý và 2K Hàm ảo 10G Fire Code FEC IP cứng	10/25/100 GbE MAC với RS-FEC và KP-FE	Intel® Ultra Path Interconnect (Intel® UPI) PCIe* Gen1, 2, 3 và 4 với các làn x1, x4, x8 và x16 SR-IOV với 8 Chức năng vật lý 2048 Hàm ảo Hỗ trợ phân chia cổng cho đầu cuối 2x8 hoặc cổng gốc 4x4 Các tính năng vượt trội của Lớp giao dịch (TL) Khởi tạo Cấu hình qua Giao thức (CvP) Chế độ tự động VirlO IOV có thể mở rộng Bộ nhớ ảo dùng chung
*Vui lòng xem bảng sản phẩm thiết bị Intel® Stratix® 10 để biết chính xác số lượng bộ thu phát có sẵn trong gói thiết bị & bao bì.

Xem tất cả Hiện ít hơn

Lợi thế từ Công nghệ 3D SiP không đồng nhất

Thiết bị Intel® Stratix® 10 GX và SX hỗ trợ tốc độ dữ liệu lên đến 28.3 Gbps, cung cấp các giao thức phân khúc đại trà.
Thiết bị Intel® Stratix® 10 TX và MX hỗ trợ tốc độ dữ liệu lên đến 57.8 Gbps PAM4, cung cấp các giao thức phân khúc đại trà và các giao thức trong tương lai bao gồm hỗ trợ PAM4.
Thiết bị Intel® Stratix® 10 DX hỗ trợ tốc độ dữ liệu PCIe* lên đến 16 GT/s mỗi làn tốc độ dữ liệu UPI lên đến 1.2 GT/s, hỗ trợ kết nối theo phân khúc đại trà và nhất quán để lựa chọn bộ xử lý có khả năng thay đổi Intel® Xeon® trong tương lai.

Lên đến 144 kênh song công toàn phần.
Lên đến 6 phiên bản PCI Express* (PCIe*) Gen3 với IP cứng x16.
Lên đến 4 phiên bản PCI Express* (PCIe*) Gen4 với IP cứng x16 (P-Tile).
Lên đến 3 phiên bản Intel® Ultra Path Interconnect (Intel® UPI) IP cứng.
Hỗ trợ IP cứng: 100GE MAC và PHY, RS-FEC.

Bốn ô thu phát khác nhau đem đến khả năng giải quyết mọi nhu cầu của các yêu cầu giao thức hiện tại và tương lai.
Bộ thu phát chế độ kép cho phép thay đổi giữa các cơ chế điều chế PAM4 và NRZ.
Bộ nhớ trong gói HBM2 DRAM với dung lượng lên đến 16 GB và tốc độ 512 Gbps.

Bộ cân bằng tuyến tính thời gian liên tục (CTLE) thích ứng và bộ cân bằng phản hồi quyết định (DFE) thích ứng giúp giải quyết nhu cầu về các ứng dụng có phạm vi tiếp cận dài.
Công cụ hiệu chuẩn toàn vẹn tín hiệu chính xác (PreCISE).
Cả lớp con mã hóa vật lý (PCS) và phương tiện vật lý đính kèm (PMA) đều có khả năng tái cấu hình động.

Hiển thị thêm Hiện ít hơn

Liên kết với CPU, ASIC và ASSP

Tập trung vào các ứng dụng tăng tốc hiệu suất cao và ngày càng được sử dụng rộng rãi trong các thị trường như Trung tâm dữ liệu, Mạng, Điện toán đám mây và Kiểm tra & Đo lường, Intel® Stratix® 10 DX FPGA cung cấp các khối sở hữu trí tuệ cứng và mềm hỗ trợ cho cả giao diện UPI và PCIe* Gen4.

Sự liên kết thông qua Intel® Ultra Path Interconnect (Intel® UPI) giữa FPGA với các bộ xử lý Intel® Xeon® Scalable được chọn đem lại độ trễ thấp, giao diện nhất quán hiệu suất cao, trong khi giao diện không nhất quán tận dụng ưu thế của bất kỳ thiết bị PCI Express* (PCIe*) Gen4 khả dụng nào.

Các tính năng chi tiết của giải pháp kết nối Intel® Stratix® 10 FPGA và SoCs:

Khối sở hữu trí tuệ cứng Intel UPI trong các thiết bị Intel® Stratix® 10 hỗ trợ Cache Agent và IP mềm của Home Agent.
Khối sở hữu trí tuệ cứng PCI Express Gen4 x16, với các tính năng như chế độ phân chia điểm cuối và cổng gốc, hỗ trợ ảo hóa cho Ảo hóa I/O đơn gốc (SR-IOV), thiết bị I/O ảo (VIRTIO), Intel® Scalable Ảo hóa I/O (Intel® Scalable IOV) và chế độ bypass của lớp giao dịch.

Giao diện Bộ nhớ ngoài

Thiết bị Intel® Stratix® 10 hỗ trợ giao diện bộ nhớ, bao gồm giao diện nối tiếp và song song.

Giao diện bộ nhớ song song

Thiết bị Intel® Stratix® 10 cung cấp khả năng hỗ trợ bộ nhớ song song lên đến 2.666 Mbps cho DDR4 SDDDRAM và hỗ trợ nhiều giao thức khác được liệt kê dưới đây.

Bộ điều khiển bộ nhớ cứng đem đến hiệu năng cao ngay cả khi hoạt động ở công suất thấp, giúp hỗ trợ:
- DDR4.
- DDR3 / DDR3L.
- LPDDR3.
Hỗ trợ bộ điều khiển mềm và mang lại sự linh hoạt để đáp ứng một loạt các tiêu chuẩn giao diện bộ nhớ bao gồm:
- RLDRAM 3.
- QDR II+ / QDR II + Xtreme / QDR IV.
- Chọn bộ nhớ liên tục Intel® Optane™ DC.

Tìm hiểu thêm

Trang Giải pháp hỗ trợ Giao diện bộ nhớ ngoài

Quản lý thiết bị bảo mật

Dòng thiết bị Intel® Stratix® 10 được trang bị Trình quản lý bảo mật thiết bị (SDM) mới, có sẵn ở tất cả các mật độ và biến thể của dòng thiết bị. Đóng vai trò là trung tâm chỉ huy cho toàn bộ FPGA, Trình quản lý bảo mật thiết bị kiểm soát các hoạt động chính, chẳng hạn như cấu hình, bảo mật thiết bị, phản hồi sự kiện đơn lẻ (SEU) và quản lý nguồn. Trình quản lý bảo mật thiết bị tạo ra một hệ thống quản lý thống nhất, an toàn cho toàn bộ thiết bị, bao gồm kết cấu FPGA, hệ thống xử lý cứng (HPS) trong các SoC, các khối IP cứng nhúng và các khối I/O.

Đọc thêm Hướng dẫn sử dụng bảo mật Thiết bị Intel® Stratix®

Các dịch vụ chính được cung cấp bởi SDM

Hiển thị thêm Hiện ít hơn

Lợi ích quan trọng của Trình quản lý bảo mật thiết bị

Với cấu hình quản lý bộ xử lý chuyên dụng, người dùng Intel® Stratix® 10 FPGA có thể kiểm soát thứ tự cấu hình của logic lõi trong FPGA hoặc SoC. Bạn cũng có thể chọn thiết kế FPGA hoặc ứng dụng bộ xử lý để khởi động trước và hệ thống đầu tiên có có quyền quản lý cấu hình của hệ thống thứ hai hay không. So sánh với FPGA và SoC thế hệ trước., Trình quản lý bảo mật thiết bị cho phép quản lý linh hoạt hơn và người dùng có thể lựa chọn cách kiểm soát cấu hình.

Bạn có thể kiểm soát phản hồi của FPGA hoặc SoC đối với SEU và phát hiện xâm nhập bằng cách sử dụng bộ xử lý chuyên dụng trong Trình quản lý bảo mật thiết bị. Thiết bị Intel® Stratix® 10 cũng hỗ trợ tính năng xóa thiết bị theo tập lệnh của người dùng, trong đó quá trình xóa dữ liệu kích hoạt được coi là một phản hồi bảo mật.

Thiết bị Intel® Stratix® 10 ứng dụng Hàm vật lý chống mở khóa (PUF) đem đến sự bảo mật hàng đầu trong lĩnh vực bảo vệ khóa mã hóa chuỗi bit.

Thiết bị Intel® Stratix® 10 bao gồm cảm biến nhiệt độ trên chip và màn hình giám sát đường điện áp để phát hiện các cuộc tấn công giả mạo vào FPGA hoặc SoC. Ngoài ra, bộ xử lý an toàn trong Trình quản lý bảo mật thiết bị cho phép bạn cập nhật quy trình cấu hình. Bạn có thể triển khai một thứ tự cấu hình khác hoặc các quy trình mã hóa được cập nhật trong trường, nếu một quy trình cấu hình cụ thể được phát hiện là không hiệu quả để chống lại mối đe dọa.

Thiết bị Intel® Stratix® 10 đem đến cơ chế ủy quyền và xác thực khóa bất đối xứng phức tạp. Bạn có thể sử dụng nhiều khóa để xác thực một phần của chuỗi bit và có thể sử dụng các khóa khác nhau để xác thực các chuỗi bit hoặc các phần của chuỗi bit khác nhau. Bạn có thể kiểm soát quyền của khóa ký được ủy quyền, cũng như thu hồi và thay thế khóa ký.

Thiết bị Intel® Stratix® 10 triển khai chương trình mã hóa chuỗi bit nâng cao giúp giảm thiểu lượng dữ liệu được mã hóa bởi khóa đơn. Bạn có thể chọn mã hóa các phần của chuỗi bit bằng các khóa khác nhau hoặc bật chế độ cập nhật khóa tự động để đổi các khóa mã hóa trong mỗi phần của chuỗi bit.

Khả năng xác thực người dùng và xác thực lệnh của Trình quản lý bảo mật thiết bị còn cung cấp các chức năng bảo trì thiết bị an toàn hoàn toàn mới cho dòng thiết bị Intel® Stratix® 10. Các chức năng này bao gồm:

Bảo mật cập nhật từ xa (được xác thực).
Bảo mật ủy quyền trả lại nguyên vật liệu (RMA) của thiết bị mà không để lộ khóa của người dùng.
Bảo mật gỡ lỗi cho các thiết kế và mã bộ xử lý ARM*.
Quản lý khóa bảo mật.

Hiển thị thêm Hiện ít hơn

Xử lý Tín hiệu Số (DSP)

Với thiết bị Intel® Stratix® 10, các thiết kế xử lý tín hiệu số (DSP) có thể đạt được tới 10 Tera phép tính dấu phẩy động mỗi giây (TFLOPS) của phép tính dấu phẩy động định dạng độ chính xác đơn IEEE 754. Mức thông lượng tính toán vượt trội này được thực hiện bởi một toán tử dấu phẩy động cứng trong mỗi khối DSP. Ban đầu, công nghệ này được sử dụng trong dòng thiết bị Intel® Arria® 10. Giờ đây, nó đã được ứng dụng rộng rãi để cung cấp thứ tự thông lượng lớn hơn trong Intel® Stratix® 10 FPGA và SoC. Đọc bản thông tin nền về DSP SoC và FPGA Intel® Stratix® 10.

Tải xuống Bảng dòng sản phẩm (PDF)

Thiết bị Intel® Stratix® 10 Khối DSP

Thiết bị Intel® Stratix® 10 mang đến hiệu suất dấu phẩy tĩnh lên đến 23 TMAC và hiệu suất dấu phẩy động độ chính xác đơn IEEE-754 lên đến 10 TFLOPS.

Ngoài hiệu suất làm việc cao, thiết bị Intel® Stratix® 10 có thể đạt được hiệu suất sử dụng điện năng lên đến 80 GFLOPS/Watt. Mức hiệu quả năng lượng dấu phẩy động này là sự cải tiến đáng kể đối với ngành công nghiệp xử lý dấu phẩy động, mang lại hiệu suất chỉ bằng cách sử dụng một phần nhỏ sức mạnh của các phần tử tính toán thay thế.

Thiết kế với các hoạt động dấu phẩy động được hoàn thiện thông qua một số quy trình thiết kế bao gồm:

Lõi IP FPGA Intel®.
DSP Builder cho quy trình thiết kế dựa trên mô hình Intel® FPGA.
Quy trình thiết kế dựa trên OpenCL* C.
Mẫu HDL trong Vvilog HDL và VHDL.

Hiển thị thêm Hiện ít hơn

Khối AI Tensor

Sử dụng FPGA Intel® Stratix® 10 NX, các thiết kế tăng tốc AI có thể đạt được tối đa 143 INT8/Khối dấu phẩy động 16 (Khối FP16) TOPS/TFLOPS ở mức ~1 TOPS/W hoặc 286 INT4/Khối dấu phẩy động 12 (Khối FP12) TOPS/TFLOPS ở mức ~2 TOPS/W³. Thông lượng tính toán này được thực hiện nhờ một loại khối tính toán mới được tối ưu hóa bởi AI có tên là Khối AI Tensor. Kiến trúc của khối AI Tensor chứa ba phép toán tích vô hướng, mỗi phép toán trong số đó gồm mười bộ nhân và mười bộ cộng, tạo thành tổng số 30 bộ nhân và 30 bộ cộng trong mỗi khối. Kiến trúc khối AI Tensor được điều chỉnh cho các phép nhân ma trận với ma trận hoặc vectơ với ma trận thông thường được sử dụng trong nhiều phép toán AI, với các tính năng được thiết kế để hoạt động hiệu quả cho cả kích thước ma trận nhỏ và lớn.

Khối AI Tensor Intel® Stratix® 10 NX FPGA

Các hệ số nhân của Khối AI Tensor có độ chính xác cơ sở là INT8 và INT4 và hỗ trợ các Khối dấu phẩy động 16 (Block FP16) và Khối dấu phẩy động 12 (Block FP12) thông qua phần cứng hỗ trợ chia sẻ lũy thừa. Tất cả các phép cộng hoặc cộng dồn có thể được thực hiện với chế độ dấu phẩy động độ chính xác đơn INT32 hoặc IEEE754 (FP32) và nhiều có thể xếp chồng nhiều Khối AI Tensor với nhau để hỗ trợ các ma trận lớn hơn.

Giảm thiểu SEU

Các sự kiện rối loạn đơn lẻ (SEU) rất ít khi xảy ra, đó là các thay đổi ngoài ý muốn về trạng thái của các phần tử bộ nhớ trong do hiệu ứng bức xạ vũ trụ gây ra. Sự thay đổi về trạng thái dẫn đến lỗi mềm và thiết bị không chịu thiệt hại vĩnh viễn nào.

Thiết bị Intel® Stratix® 10 về bản chất có tốc độ nhiễu loạn thấp xuất phát từ việc rất ít xảy ra SEU (sự kiện đơn nhiễu loạn) nhờ Intel áp dụng quy trình trình 14nm sử dụng bóng bán dẫn ba cổng. Ngoài ra, Intel cung cấp khả năng vượt trội trong việc xác định vị trí xảy ra sự cố trong thiết kế của bạn để bạn có thể thiết kế hệ thống của mình sao cho hệ thống có phản hồi thích hợp.

Intel® Stratix® 10 FPGAs và SoC đảm bảo độ tin cậy cao và cung cấp khả năng giảm thiểu SEU.

Phát hiện SEU tiên tiến (ASD).
- Xử lý độ nhạy.
- Gắn thẻ phân cấp.
Tiêm lỗi.
- Sử dụng để định hình và cải thiện thiết kế của bạn.

Tìm hiểu thêm

Giảm thiểu Sự kiện đơn nhiễu loạn.

Hướng dẫn sử dụng IP Core Phát hiện SEU Nâng cao của Intel (INTEL_ADV_SEU_DETECTION)

Gỡ lỗi sự kiện đơn nhiễu loạn bằng Trình gỡ lỗi tiêm lỗi

Giới thiệu về Sự kiện đơn nhiễu loạn (PDF)

Tìm hiểu về gián đoạn vận hành do sự kiện đơn nhiễu loạn trong thiết kế FPGA (PDF)

Hệ thống bộ xử lý cứng

Dựa trên lợi thế dẫn đầu của Intel về SoC, Intel® Stratix® 10 SoC bao gồm hệ thống bộ xử lý cứng (HPS) thế hệ tiếp theo giúp mang lại hiệu năng cao nhất và các SoC tiết kiệm điện nhất trong ngành. Trái tim của HPS là một cụm vi xử lý ARM* Cortex*-A53 lõi tứ hiệu suất cao. Bộ xử lý này được tối ưu hóa đem đến hiệu suất cực cao trên mỗi watt, giúp giảm tiêu thụ điện năng lên đến 50% so với FPGA SoC thế hệ trước. Ngoài ra, HPS bao gồm Đơn vị quản lý bộ nhớ hệ thống, Đơn vị đồng bộ bộ đệm ẩn, bộ điều khiển bộ nhớ cứng và các bộ tính năng tích hợp phong phú cho các thiết bị ngoại vi nhúng.

Bộ công cụ phát triển Intel® Stratix® 10 SoC

Intel® SoC FPGA Embedded Development Suite (SoC EDS) đi kèm với ARM * Development Studio* 5 (DS- 5*) hỗ trợ SoC Intel® Stratix® 10, cung cấp khả năng gỡ lỗi, cấu hình và hiển thị toàn bộ vi mạch không đồng nhất. SoC EDS tập hợp tất cả thông tin gỡ lỗi phần mềm từ các miền CPU và FPGA và trình bày chúng có tổ chức trong giao diện người dùng DS-5 tiêu chuẩn. Bộ công cụ cung cấp cho người dùng khả năng tìm kiếm và kiểm soát gỡ lỗi vượt trội, giúp mang lại hiệu suất đáng kể.

Để tìm hiểu thêm, hãy truy cập trang SoC Intel® Stratix® 10.

Thông tin khác

Khám phá thêm nội dung liên quan đến các thiết bị FPGA Intel® như bo mạch phát triển, tài sản trí tuệ, hỗ trợ và nhiều thông tin khác.

Tài nguyên hỗ trợ

Trung tâm tài nguyên dành cho các tùy chọn đào tạo, tài liệu, tải xuống, công cụ và hỗ trợ.

Bo mạch phát triển

Bắt đầu với FPGA của chúng tôi và tăng tốc thời gian tiếp thị của bạn với phần cứng và thiết kế được Intel xác nhận.

Tài sản trí tuệ

Rút ngắn chu trình thiết kế của bạn với danh mục đa dạng các lõi IP được Intel xác thực và các thiết kế tham khảo.

Phần mềm thiết kế FPGA

Khám phá Phần mềm Quartus Prime và bộ công cụ nâng cao năng suất của chúng tôi để giúp bạn nhanh chóng hoàn thành các thiết kế phần cứng và phần mềm của mình.

Liên hệ với nhân viên kinh doanh

Hãy liên hệ với nhân viên kinh doanh cho các nhu cầu về thiết kế và tăng tốc sản phẩm FPGA Intel® của bạn.

Các mã đặt hàng

Giải mã số bộ phận của Intel® FPGA, bao gồm ý nghĩa của một số tiền tố và mã gói.

Địa điểm bán

Liên hệ Nhà phân phối được ủy quyền Intel® ngay hôm nay.

So sánh sản phẩm

Thông tin Sản phẩm và Hiệu năng

Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.vn/benchmarks.

Các bài kiểm tra đo hiệu năng của các thành phần theo những tiêu chí cụ thể và trong những hệ thống cụ thể. Các khác biệt về phần cứng, phần mềm hoặc cấu hình sẽ ảnh hưởng đến hiệu năng thực tế. Hãy tham khảo các nguồn thông tin khác để đánh giá hiệu năng khi bạn đang có ý định mua. Để biết thêm thông tin đầy đủ về kết quả hiệu năng và định chuẩn, hãy ghé www.intel.com/benchmarks.

Dựa trên ước tính nội bộ của Intel.
Các bài kiểm tra đo hiệu năng của các thành phần theo những tiêu chí cụ thể và trong những hệ thống cụ thể. Các khác biệt về phần cứng, phần mềm hoặc cấu hình sẽ ảnh hưởng đến hiệu năng thực tế. Hãy tham khảo các nguồn thông tin khác để đánh giá hiệu năng khi bạn đang có ý định mua. Để biết thêm thông tin đầy đủ về kết quả hiệu năng và định chuẩn, hãy ghé www.intel.com/benchmarks.
Công nghệ Intel® có thể yêu cầu phần cứng, phần mềm tương thích hoặc kích hoạt dịch vụ.
Không sản phẩm hay thành phần nào có thể bảo mật tuyệt đối.
Kết quả được ước tính hoặc mô phỏng. Chi phí và kết quả của bạn có thể thay đổi.
© Intel Corporation. Intel, biểu trưng Intel và các nhãn hiệu Intel khác là thương hiệu của Intel Corporation hoặc các chi nhánh của Intel. Các tên và nhãn hiệu khác có thể được xác nhận là tài sản của các chủ sở hữu khác.

Sử dụng tìm kiếm trên Intel.com

Liên kết nhanh

Các tìm kiếm gần đây

Tìm kiếm chuyên sâu

Chỉ tìm kiếm trong

FPGA SoC và FPGA Intel® Stratix® 10