IP CỨNG L/H-tile PCIe*
Intel® Stratix® 10 FPGA kết hợp các chiplets L/H bao gồm một ngăn xếp giao thức cứng, có thể định cấu hình cho PCIe tuân theo thông số kỹ thuật cơ sở PCIe 3.0. Giao diện phát trực tuyến Avalon® Hard IP này hỗ trợ tốc độ dữ liệu 1.0, 2.0 và 3.0 và các cấu hình x1, x2, x4, x8 hoặc x16, bao gồm hỗ trợ chức năng SRIOV.
Đọc hướng dẫn sử dụng PHY của bộ thu phát L- và H-Tile ›
Đọc hướng dẫn sử dụng IP Intel® FPGA ánh xạ bộ nhớ L- và H-tile cho PCIe ›
IP CỨNG L/H-tile PCIe*
Tuân thủ Thông số kỹ thuật và Tiêu chuẩn
- L/H Tile PCIe Hard IP đã vượt qua kiểm tra Tuân thủ PCI-SIG. Tham khảo Danh sách Tích hợp PCI-SIG.
Tính năng
- Hoàn thành ngăn xếp giao thức bao gồm giao dịch, liên kết dữ liệu và lớp vật lý được triển khai dưới dạng IP cứng.
- Cấu hình ×1, ×2, ×4, ×8 và ×16 với tốc độ làn đường 1.0, 2.0 hoặc 3.0 cho Điểm cuối gốc và Cổng gốc.
- Giao diện phát trực tiếp Avalon® 256-bit cho lớp ứng dụng ngoại trừ các biến thể 3.0 x16.
- Giao diện phát trực tiếp Avalon® Giao diện 512-bit ở 250 MHz cho Lớp ứng dụng cho các biến thể 3.0 x16.
- Xuất hiện dưới dạng lõi IP độc lập từ Danh mục IP Intel® Quartus® Prime Pro Edition hoặc như một phần của thiết kế hệ thống trong Thiết kế nền tảng.
- Tạo mẫu thiết kế động.
- Cấu hình thông qua Giao thức (CvP) cung cấp các hình ảnh riêng biệt để cấu hình logic ngoại vi và lõi.
- Giao diện PHY cho PCIe (PIPE) hoặc mô phỏng giao diện nối tiếp sử dụng các mô hình được mã hóa IEEE.
- Mô hình chức năng bus testbench (BFM) hỗ trợ các cấu hình x1, x2, x4 và x8.
- Hỗ trợ mô hình mô phỏng BFM 3.0x16 sử dụng Avery testbench. Tham khảo AN-811: Sử dụng Avery BFM cho Mô phỏng PCIe 3.0 x16 trên Thiết bị Intel® Stratix® 10.
- Điểm cuối chính gỡ lỗi PHY gốc (NPDME). Để biết thêm thông tin, tham khảo Hướng dẫn sử dụng PHY Bộ thu phát Intel Stratix 10 L-và H-Tile.
- Chế độ IP cứng tự động, cho phép lõi IP PCIe bắt đầu hoạt động trước khi kết cấu FPGA được lập trình. Chế độ này được kích hoạt theo mặc định. Không thể tắt chế độ.
- Bộ đệm nhận 69,5 kilobyte (KB) chuyên dụng.
- Kiểm tra dự phòng theo chu kỳ từ đầu đến cuối (ECRC).
- Logic kiểm tra địa chỉ cơ sở (BAR).
- Hỗ trợ cho Đồng hồ tham chiếu riêng biệt với cấu trúc Không trải phổ (SRNS), nhưng không hỗ trợ cho Đồng hồ tham chiếu riêng biệt độc lập.
- Cấu trúc trải phổ (SRIS).
Hỗ trợ tính năng ảo hóa (SR-IOV) (Chỉ H-Tile)
- Không gian cấu hình riêng biệt cho phép tối đa bốn chức năng vật lý PCIe (PF) và 2048 chức năng ảo (VF).
- Báo cáo lỗi nâng cao (AER) cho PF.
- Tính năng Dịch vụ Dịch địa chỉ (ATS) và Gợi ý Xử lý TLP (TPH).
- Giao diện bóng điều khiển để đọc cài đặt hiện tại cho một số trường Đăng ký điều khiển VF trong Không gian cấu hình PCI và PCIe.
- Đặt lại mức chức năng (FLR) cho PF và VF.
- Ngắt báo hiệu thông báo (MSI) cho PF.
- MSI-X cho PFs và VF.
IP hoàn chỉnh (chỉ H-tile)
Các tính năng gỡ lỗi bao gồm một công cụ kiểm tra liên kết PCIe bao gồm các tính năng sau
- Đọc và ghi truy cập vào các đăng ký không gian cấu hình.
- Giám sát LTSSM.
- Đọc và ghi truy cập vào các đăng ký PCS và PMA.
Liên kết có liên quan
Tài liệu
- Đọc hướng dẫn sử dụng PHY của bộ thu phát L- và H-Tile
- Đọc hướng dẫn sử dụng Intel® FPGA IP Intel® FPGA được ánh xạ bộ nhớ L- và H-tile cho PCIe
- Đọc hướng dẫn sử dụng sự truyền phát trực tiếp nội dung Avalon và IP Single Root I/O Virtualization (SR-IOV) Intel FPGA dành cho PCIe
- Ghi chú phát hành IP FPGA Intel®
Hỗ trợ Bộ Phát triển Thiết bị và Phần cứng
Thông tin khác
Tìm IP
Hãy tìm lõi Sở hữu trí tuệ FPGA Intel® phù hợp nhu cầu của bạn.
Hỗ Trợ Kỹ Thuật
Nếu bạn cần hỗ trợ kỹ thuật về lõi IP, vui lòng truy cập Tài nguyên hỗ trợ hoặc Hỗ Trợ Cao Cấp Intel®. Bạn cũng có thể tìm các chủ đề liên quan đến chức năng này tại Trung tâm Kiến thức and Cộng đồng.
Đánh giá IP và Đặt hàng
Chế độ đánh giá và thông tin đặt hàng cho lõi Sở hữu trí tuệ FPGA Intel®.
Thiết kế với IP FPGA Intel®
Chúng tôi có nhiều lựa chọn phong phú các lõi hoàn chỉnh đã được tối ưu hoá cho các FPGA Intel® để hỗ trợ bạn tìm hiểu thêm về thiết kế IP FPGA Intel®.
Bộ công cụ Cơ bản IP
Miễn phí giấy phép Lõi IP FPGA Intel® nếu bạn sở hữu giấy phép đang hoạt động của Phần mềm Intel® Quartus® Prime Phiên bản Standard hoặc Pro.
Ví dụ thiết kế
Tải xuống ví dụ thiết kế và thiết kế tham chiếu của các thiết bị FPGA Intel®.
Liên hệ với nhân viên kinh doanh
Hãy liên hệ với nhân viên kinh doanh cho các nhu cầu về thiết kế và tăng tốc sản phẩm FPGA Intel® của bạn.