IP FPGA Intel® Ethernet 10G MAC Độ trễ thấp
Lõi Intel® FPGA IP (IP mềm) Ethernet 10G MAC Độ Trễ Thấp cung cấp độ trễ khứ hồi thấp, và sử dụng tài nguyên hiệu quả. Lõi Sở hữu trí tuệ (IP) cung cấp khả năng lập trình cho các tính năng khác nhau như được liệt kê. IP này có thể được sử dụng cùng với lõi Intel® FPGA IP mới PHY Đa Tốc Độ để hỗ trợ dải tốc độ dữ liệu 10M/100M/1G đến 10G.
Đọc hướng dẫn sử dụng IP FPGA Intel® Ethernet 10G MAC Độ Trễ Thấp ›
Đọc hướng dẫn sử dụng Chức năng MegaCore MAC Ethernet 10Gbps ›
Đọc hướng dẫn sử dụng Ví dụ Thiết kế IP FPGA Intel® Stratix® 10 Ethernet 10G MAC Độ Trễ Thấp ›
Đọc hướng dẫn sử dụng Ví dụ Thiết kế IP FPGA Intel® Arria® 10 Ethernet 10G MAC Độ Trễ Thấp ›
Đọc hướng dẫn sử dụng Ví dụ Thiết kế IP FPGA Intel® Cyclone® 10 GX Ethernet 10G MAC Độ Trễ Thấp ›
IP FPGA Intel® Ethernet 10G MAC Độ trễ thấp
Lõi IP FPGA Intel® Ethernet 10G MAC thế hệ cũ tiếp tục được hỗ trợ đầy đủ bộ tính năng cho ứng dụng trên các FPGA Stratix® V và các dòng FPGA trước đó.
Chức năng MAC và PHY 10GE với nhiều chức năng tùy chọn khác nhau cũng sẵn có ở dạng IP cứng trên các thiết bị Intel® Stratix® 10 có E-tile. Thông tin chi tiết hơn có thể tìm thấy tại IP Cứng FPGA Intel® Stratix® 10 E-Tile dành cho Lõi IP Ethernet.
Tính năng
Lõi IP FPGA Intel® này được thiết kế theo Tiêu chuẩn Ethernet IEEE 802.3–2008, sẵn có trên trang web IEEE (www.ieee.org). Tất cả các biến thể lõi IP FPGA Intel® MAC 10GbE Độ Trễ Thấp chỉ bao gồm chế độ song công toàn phần dành cho MAC. Các biến thể lõi cung cấp các tính năng sau đây:
Các tính năng MAC:
- MAC Song công toàn phần với 8 chế độ hoạt động: 10G, 1G/10G, 1G/2,5G, 1G/2,5G/10G, 10M/100M/1G/2,5G/5G/10G (USXGMII), 10M/100M/1G/10G, 10M/100M/1G/2,5G và 10M/100M/1G/2,5G/10G.
- Ba biến thể cho các chế độ hoạt động đã chọn: khối MAC TX, khối MAC RX và khối MAC TX và RX. Chế độ thanh ghi 10GBASE-R trên đường dữ liệu TX và RX cho phép độ trễ thấp hơn.
- Chế độ (transparent) promiscuous khả trình.
- Tính năng truyền dẫn một chiều được quy định bởi IEEE 802.3 (Khoản 66). Điều khiển luồng dựa trên mức độ ưu tiên (PFC) với lượng tử tạm dừng khả trình, hỗ trợ từ hai đến tám hàng đợi ưu tiên.
- Phía máy khách: giao diện truyền phát trực tiếp nội dung Avalon® 32-bit (Avalon-ST).
- Quản lý: giao diện Avalon-MM 32-bit.
- Phía PHY: XGMII 32 bit cho 10GbE, GMII 16 bit cho 2,5GbE, GMII 8 bit cho 1GbE hoặc MII 4 bit cho 10M/100M.
Các tính năng điều khiển cấu trúc khung:
- Mạng cục bộ ảo (VLAN) và giải mã khung được gắn thẻ VLAN xếp chồng (loại 'h8100).
- Tính toán và chèn mã kiểm tra dự phòng theo chu kỳ (CRC)-32 trên đường dữ liệu TX. Tuỳ chọn kiểm tra và chuyển tiếp CRC trên đường dữ liệu RX.
- Bộ đếm không tải thiếu hụt (DIC) để tối ưu hóa hiệu suất với khoảng cách trung bình giữa các gói (IPG) cho các ứng dụng mạng LAN. Hỗ trợ IP khả trình.
- Điều khiển luồng Ethernet với frame tạm dừng.
- Độ dài tối đa khả trình của khung dữ liệu truyền (TX) và nhận (RX) lên đến 64 kilobyte (KB).
- Chế độ truyền qua preamble trên đường dữ liệu TX và RX cho phép người dùng tự xác định preamble tại khung máy khách.
- Chế độ chèn đệm tùy chọn trên đường dữ liệu TX và huỷ bỏ trên đường dữ liệu RX.
Giám sát và Thống kê khung:
- Tuỳ chọn kiểm tra và chuyển tiếp CRC trên đường dữ liệu RX.
- Thu thập thống kê tùy chọn trên đường dữ liệu TX và RX.
Dấu thời gian tùy chọn, được chỉ định trong IEEE 1588v2 cho Các cấu hình sau:
- 10GbE MAC với lõi IP PHY 10GBASE-R.
- 1G/10GbE MAC với lõi IP PHY 1G/10GbE.
- 1G/2,5GbE MAC với lõi IP PHY Ethernet Đa tốc độ 1G/2,5G.
- 1G/2,5G/10GbE MAC với lõi IP PHY Ethernet Đa tốc độ 1G/2,5G/10G (MGBASE-T).
- 10M/100M/1G/10GbE MAC với lõi IP PHY 10M-10GbE.
- 10M/100M/1G/2,5G/5G/10G (USXGMII) MAC với lõi IP FPGA Intel® PHY Ethernet Đa tốc độ 1G/2,5G/5G/10G.
Trạng thái IP
Trạng thái |
Sản xuất |
Các mã đặt hàng |
|
IP FPGA Intel® Ethernet 10G MAC Độ trễ thấp (không có tính năng IEEE 1588v2) |
IP-10GEUMAC |
IP FPGA Intel® Ethernet 10G MAC Độ trễ thấp (có tính năng IEEE 1588v2) |
IP-10GEUMACF |
Chức năng MegaCore MAC Ethernet 10 Gbps |
IP-10GETHMAC |
Chỉ số chất lượng IP
Thông tin cơ bản |
|
Độ trễ thấp |
---|---|---|
Năm IP đầu tiên phát hành |
2012 |
2013 |
Phiên bản mới nhất của Phần mềm Thiết kế Intel Quartus Prime được hỗ trợ |
16.1 |
18.1 |
Trạng thái |
Sản xuất |
Sản xuất |
Sản phẩm bàn giao |
|
Độ trễ thấp |
Sản phẩm bàn giao khách hàng gồm các mục sau: Tập tin thiết kế (mã nguồn mã hóa hoặc netlist tổng hợp sau) Mô hình mô phỏng cho ModelSim*- Phiên bản FPGA Intel Ràng buộc thời gian và/hoặc bố cục Tài liệu có chức năng kiểm soát sửa đổi Tập tin Readme.txt |
Có |
Có |
Bất kỳ sản phẩm bàn giao khách hàng bổ sung có IP |
|
|
Giao diện người dùng đồ hoạ (GUI) Parameterization cho phép người dùng cuối cấu hình IP |
Có |
Có |
Lõi IP được kích hoạt cho Quá trình hỗ trợ Chế độ Đánh giá IP FPGA Intel |
Có |
Có |
Ngôn ngữ nguồn |
Verilog |
Verilog |
Ngôn ngữ Testbench |
|
|
Trình điều khiển phần mềm cung cấp |
Không |
Không |
Hỗ trợ HĐH trình điều khiển |
|
|
Triển khai |
Độ trễ thấp |
|
Giao diện người dùng |
Avalon-ST (Đường dẫn dữ liệu) Avalon-MM (Quản lý) |
Avalon-ST (Đường dẫn dữ liệu) Avalon-MM (Quản lý) |
Siêu dữ liệu IP-XACT |
Không |
Không |
Xác nhận |
Độ trễ thấp |
|
Trình mô phỏng hỗ trợ |
Mentor Graphics* Synopsys* Cadence* |
Mentor Graphics* Synopsys* Cadence* |
Phần cứng xác thực |
Stratix V |
Intel Arria 10 Intel Stratix 10 |
Kiểm tra tuân thủ tiêu chuẩn công nghiệp đã thực hiện |
UNH IEEE 802.3 |
UNH IEEE 802.3 |
Nếu Có, đó là các kiểm tra nào? |
Khoản 4, 31, 46 và 49 |
Khoản 4, 31, 46 và 49 |
Nếu Có, trên các FPGA Intel nào? |
Stratix V |
Stratix V |
Nếu Có, ngày đã thực hiện |
2011 |
2015 |
Nếu Không, việc đó có được lên kế hoạch không? |
|
|
Tính tương kết |
|
Độ trễ thấp |
IP đã trải qua quá trình kiểm tra tính tương kết |
Có |
Không |
Nếu có, trên các FPGA Intel nào? |
Stratix V |
|
Báo cáo Tính tương kết hiện có |
Có |
|
Liên kết có liên quan
Tài liệu
- Hướng dẫn sử dụng Intel® FPGA IP Ethernet 10G MAC độ trễ thấp
- Hướng dẫn sử dụng chức năng MAC MegaCore ethernet 10 Gbps thế hệ cũ
- Hướng dẫn sử dụng ví dụ thiết kế IP FPGA Intel® Stratix® 10 Ethernet 10G MAC độ trễ thấp
- Hướng dẫn sử dụng ví dụ thiết kế IP FPGA Intel® Arria® 10 Ethernet 10G MAC độ trễ thấp
- Hướng dẫn sử dụng ví dụ thiết kế IP FPGA Intel® Cyclone® 10 Ethernet 10G MAC độ trễ thấp
Bo mạch phát triển
Thông tin khác
Tìm IP
Hãy tìm lõi Sở hữu trí tuệ FPGA Intel® phù hợp nhu cầu của bạn.
Hỗ Trợ Kỹ Thuật
Nếu bạn cần hỗ trợ kỹ thuật về lõi IP, vui lòng truy cập Tài nguyên hỗ trợ hoặc Hỗ Trợ Cao Cấp Intel®. Bạn cũng có thể tìm các chủ đề liên quan đến chức năng này tại Trung tâm Kiến thức and Cộng đồng.
Đánh giá IP và Đặt hàng
Chế độ đánh giá và thông tin đặt hàng cho lõi Sở hữu trí tuệ FPGA Intel®.
Thiết kế với IP FPGA Intel®
Chúng tôi có nhiều lựa chọn phong phú các lõi hoàn chỉnh đã được tối ưu hoá cho các FPGA Intel® để hỗ trợ bạn tìm hiểu thêm về thiết kế IP FPGA Intel®.
Bộ công cụ Cơ bản IP
Miễn phí giấy phép Lõi IP FPGA Intel® nếu bạn sở hữu giấy phép đang hoạt động của Phần mềm Intel® Quartus® Prime Phiên bản Standard hoặc Pro.
Ví dụ thiết kế
Tải xuống ví dụ thiết kế và thiết kế tham chiếu của các thiết bị FPGA Intel®.
Liên hệ với nhân viên kinh doanh
Hãy liên hệ với nhân viên kinh doanh cho các nhu cầu về thiết kế và tăng tốc sản phẩm FPGA Intel® của bạn.