IP FPGA Intel® PHY Ethernet 1G/10Gb
Lõi Sở hữu trí tuệ (IP) Intel® FPGA PHY Ethernet 1G/10G đồng hỗ trợ chức năng của lớp con mã hoá vật lý (PCS) tiêu chuẩn và PCS 10G tốc độ dữ liệu cao hơn với lớp đính kèm phương tiện vật lý (PMA) thích hợp. PCS Tiêu chuẩn triển khai giao thức 1GbE như được định nghĩa trong Điều 36 của Tiêu chuẩn IEEE 802.3 2005, và cũng hỗ trợ auto-negotiation như được định nghĩa trong Điều 37 của Tiêu chuẩn IEEE 802.3 2005. PCS 10G triển khai giao thức Ethernet 10G như được định nghĩa trong tiêu chuẩn IEEE 802.3 2005.
IP FPGA Intel® PHY Ethernet 1G/10Gb
Người dùng có thể hoán đổi động giữa PCS 1G và 10G bằng cách sử dụng lõi IP của Bộ điều khiển tái cấu hình thu phát Intel® FPGA để lập trình lại lõi. Lõi IP này hướng dến các ứng dụng 1G/10GbE, gồm giao diện mạng tới mô-đun tháo lắp SFP+ tốc độ kép 1G/10GbE, các thiết bị PHY ngoại vi 1G/10GbE 10GBASE-T bằng đồng để vận hành cáp xoắn đôi có lớp bảo vệ CAT 6/7 và giao diện giữa chip với chip.
Tính năng
- SGMII tích hợp / 1000BASE-X / PCS và PMA Ethernet 10GBASE-R (10M-10Gb).
- Kết nối bằng giao diện nội bộ trực tiếp MAC Intel® FPGA 1G/10GbE (10M-10GbE) để tạo thành giải pháp chip đơn hoàn chỉnh.
- Người dùng có thể lựa chọn tốc độ dữ liệu 1G/10Gb khi vận hành hoặc để PHY IP tự động dò tìm tốc độ (phát hiện song song) và tái cấu hình giữa 1Gb và 10Gb. Ngoài ra, cơ chế tự động bắt tay của Ethernet sẽ hỗ trợ lựa chọn các tốc độ dữ liệu 10/100/1000Mb.
- Các tùy chọn 10Gb, 1G/10GbE, và 10M-10GbE (SGMII/1G/10GbE).
- Tùy chọn IEEE 1588 v2.
- Tùy chọn Ethernet đồng bộ (Sync-E).
- Khối Phục hồi dữ liệu xung thu phát nối tiếp (CDR) thực hiện khôi phục tín hiệu xung phát trong kiến trúc FPGA khi định tuyến qua Vòng bám pha (PLL) được hỗ trợ bởi khả năng độ lệch jitter Sync-E.
- Khối nhận xung tham chiếu PLL tách biệt thu phát (RX/TX) cho phép dẫn tín hiệu được làm sạch đến chân xung tham chiếu PLL TX sau khi đi qua PLL ngoại vi hỗ trợ khả năng khử độ lệch jitter Sync-E.
- Phát hiện trạng thái lỗi liên kết tới máy thu.
- Kỹ thuật tự kiểm tra vòng lặp nối tiếp cục bộ từ phát đến thu trong bộ thu phát nối tiếp.
- Giao diện hệ thống bên trong hiệu năng cao.
- GMII và XGMII tốc độ dữ liệu đơn (SDR) giao tiếp với MAC 1G/10GbE (10M-10GbE) để truyền dữ liệu tương ứng 8 bit ở tốc độ 125 MHz và 72 bit ở tốc độ 156,25 MHz.
- Giao diện Intel® FPGA Avalon Memory-Mapped (Avalon-MM) 32 bit để quản lý hệ thụ động.
Chỉ số chất lượng IP
Thông tin cơ bản |
|
---|---|
Năm IP đầu tiên phát hành |
2012 |
Hỗ trợ phiên bản đầu tiên Phần mềm Intel Quartus Prime |
16.1 |
Mã đặt hàng |
IP-10GBASEKRPHY |
Trạng thái |
Sản xuất |
Sản phẩm bàn giao |
|
Sản phẩm bàn giao khách hàng gồm các mục sau: Tập tin thiết kế (mã nguồn mã hóa hoặc netlist tổng hợp sau) Mô hình mô phỏng dành cho ModelSim*-Phiên bản FPGA Intel Ràng buộc thời gian và/hoặc bố cục Tài liệu có chức năng kiểm soát sửa đổi Tập tin Readme |
Có |
Bất kỳ sản phẩm bàn giao khách hàng bổ sung có IP |
|
Giao diện người dùng đồ hoạ (GUI) Parameterization cho phép người dùng cuối cấu hình IP |
Có |
Lõi IP được kích hoạt cho Quá trình hỗ trợ Chế độ Đánh giá IP FPGA Intel |
Có |
Ngôn ngữ nguồn |
Verilog |
Ngôn ngữ Testbench |
|
Trình điều khiển phần mềm cung cấp |
Không |
Hỗ trợ HĐH trình điều khiển |
|
Triển khai |
|
Giao diện người dùng |
Đường dẫn dữ liệu GMII (1G) và tốc độ dữ liệu đơn XGMII (10G) |
Siêu dữ liệu IP-XACT |
Không |
Xác nhận |
|
Trình mô phỏng hỗ trợ |
Mentor Graphics*, Synopsys*, và Cadence* |
Phần cứng xác thực |
Y, Bộ phát triển FPGA Arria 10 (mới nhất) |
Đã thực hiện kiểm tra tuân thủ tiêu chuẩn ngành |
Không |
Nếu Có, đó là (các) kiểm tra nào? |
|
Nếu Có, trên (các) thiết bị FPGA Intel nào? |
|
Nếu Có, ngày đã thực hiện |
|
Nếu Không, việc đó có được lên kế hoạch không? |
Không |
Tính tương kết |
|
IP đã trải qua quá trình kiểm tra tính tương kết |
Không |
Nếu Có, trên (các) thiết bị FPGA Intel nào |
|
Báo cáo Tính tương kết hiện có |
Không |
Liên kết có liên quan
Tài liệu
- Giải pháp PHY 1G/10GbE và 10M-10GbE hoàn chỉnh sẽ giúp bạn bắt đầu thiết kế nhanh chóng.
- Đăng ký mức truyền (RTL) và mô phỏng chức năng phù hợp sau cho trình mô phỏng Verilog HDL và VHDL được Intel® FPGA hỗ trợ.
- Ví dụ thiết kế và khối thử nghiệm xác minh dành cho MAC 1G/10GbE và 10M-10GbE, PHY 1G/10GbE và 10M-10GbE.
- Cấu hình và khởi tạo thông qua trình chỉnh sửa tham số dựa trên GUI.
- Các số liệu về hiệu suất dự kiến điển hình và mức sử dụng tài nguyên của lõi IP này được cung cấp trong Hướng dẫn sử dụng Lõi IP PHY của Bộ thu phát dòng V.
- Ghi chú phát hành Intel® FPGA IP ›
Bo mạch phát triển
Hỗ trợ thiết bị
- Cấu hình 10M đến 1G được hỗ trợ trên tất cả các dòng FPGA có bộ thu phát.
- Cấu hình 1G/10G được hỗ trợ trên:
- Các FPGA Intel® Arria® 10 ›
- Các FPGA Stratix® V ›
- Các FPGA Arria® V ›
- Các FPGA Stratix® IV ›
Thông tin khác
Tìm IP
Hãy tìm lõi Sở hữu trí tuệ FPGA Intel® phù hợp nhu cầu của bạn.
Hỗ Trợ Kỹ Thuật
Nếu bạn cần hỗ trợ kỹ thuật về lõi IP, vui lòng truy cập Tài nguyên hỗ trợ hoặc Hỗ Trợ Cao Cấp Intel®. Bạn cũng có thể tìm các chủ đề liên quan đến chức năng này tại Trung tâm Kiến thức and Cộng đồng.
Đánh giá IP và Đặt hàng
Chế độ đánh giá và thông tin đặt hàng cho lõi Sở hữu trí tuệ FPGA Intel®.
Thiết kế với IP FPGA Intel®
Chúng tôi có nhiều lựa chọn phong phú các lõi hoàn chỉnh đã được tối ưu hoá cho các FPGA Intel® để hỗ trợ bạn tìm hiểu thêm về thiết kế IP FPGA Intel®.
Bộ công cụ Cơ bản IP
Miễn phí giấy phép Lõi IP FPGA Intel® nếu bạn sở hữu giấy phép đang hoạt động của Phần mềm Intel® Quartus® Prime Phiên bản Standard hoặc Pro.
Ví dụ thiết kế
Tải xuống ví dụ thiết kế và thiết kế tham chiếu của các thiết bị FPGA Intel®.
Liên hệ với nhân viên kinh doanh
Hãy liên hệ với nhân viên kinh doanh cho các nhu cầu về thiết kế và tăng tốc sản phẩm FPGA Intel® của bạn.