FPGA Arria® V và FPGA SoC

Dòng FPGA Arria® V cung cấp băng thông cao nhất và mang lại tổng công suất thấp nhất cho các ứng dụng tầm trung, chẳng hạn như đơn vị vô tuyến từ xa, thẻ đường dây 10G/40G và thiết bị phòng thu phát sóng. Có năm biến thể được nhắm mục tiêu, bao gồm các biến thể SoC với hệ thống bộ xử lý cứng (HPS) ARM* Cortex*-A9 lõi kép để đáp ứng tốt nhất nhu cầu về hiệu năng, điện năng và tích hợp của bạn.

Xem thêm: Phần mềm thiết kế FPGA Arria® V, Cửa hàng thiết kế, Nội dung tải xuống, Cộng đồng Hỗ trợ

FPGA Arria® V và FPGA SoC

Tổng quan về hệ thống bộ xử lý cứng FPGA SoC Arria® V

Thiết bị Tất cả thiết bị FPGA SoC Arria® V (SX, ST)
Bộ xử lý

Bộ xử lý ARM* Cortex*-A9 MPCore* lõi kép với công nghệ gỡ lỗi và theo dõi ARM* CoreSight*

  • Tốc độ xung nhịp CPU 1,05 GHz với cấp tốc độ -I3
  • Tốc độ xung nhịp CPU 925 MHz với cấp tốc độ -C4
  • Tốc độ xung nhịp CPU 800 MHz với các cấp tốc độ -C5, -I5
  • Tốc độ xung nhịp CPU 700 MHz với cấp tốc độ -C6
Bộ đồng xử lý Công cụ xử lý phương tiện truyền thông ARM* NEON* với đơn vị dấu phẩy động có độ chính xác kép của Dấu phẩy động véc-tơ (VFPU) cho mỗi bộ xử lý, Đơn vị điều khiển Snoop (SCU), Cổng đồng bộ tăng tốc (ACP)
Bộ nhớ đệm cấp 1 Bộ nhớ đệm hướng dẫn L1 32 KB, bộ nhớ đệm dữ liệu L1 32 KB
Bộ nhớ đệm cấp 2 Bộ nhớ đệm L2 chia sẻ 512 KB
Bộ nhớ trên chip RAM trên chip 64 KB, ROM trên chip 64 KB
Bộ điều khiển bộ nhớ cứng HPS

Bộ điều khiển SDRAM đa cổng có hỗ trợ cho DDR2, DDR3, DDR3L, và LPDDR2 có hỗ trợ mã sửa lỗi tùy chọn (ECC)
Giao diện bộ nhớ ngoài 533 MHz/1066 Mbps
Độ rộng bộ nhớ do người dùng định cấu hình là 8, 16, 16+ECC, 32, 32+EEC
Dải địa chỉ lên đến 4 GB, với khả năng kiểm soát bảo vệ bộ nhớ gắn liền

Bộ điều khiển flash giao diện ngoại vi nối tiếp (SPI) quad Hỗ trợ các thiết bị flash NOR nối tiếp SPIx1, SPIx2, hoặc SPIx4 (SPI quad)
Lên đến bốn lựa chọn chip
Bộ điều khiển SD/SDIO/MMC

Hỗ trợ SD, eSD, SDIO, eSDIO, MMC, eMMC, và CE-ATA với DMA tích hợp

Bộ điều khiển flash NAND Hỗ trợ các thiết bị flash NAND 8 bit ONFI 1.0
ECC phần cứng có thể lập trình cho các thiết bị Ô đơn cấp (SLC) và Ô đa cấp (MLC)
Bộ điều khiển truy cập phương tiện Ethernet (EMAC) 2 x 10/100/1000 EMAC với giao diện PHY ngoại vi RGMII và DMA tích hợp
Bộ điều khiển On-The-Go (OTG) USB 2 x bộ điều khiển USB 2.0 OTG với giao diện PHY ngoại vi ULPI và DMA tích hợp
Bộ điều khiển UART 2x UART tương thích 16550
Bộ điều khiển SPI 2 x SPI chính
2 x SPI phụ
Bộ điều khiển I2C 4 x I2C
I/O mục đích chung (GPIO) Lên đến 71 GPIO và 14 chân chỉ cho đầu vào, với chế độ ngắt kỹ thuật số và chế độ gián đoạn có thể định cấu hình
Bộ điều khiển Truy cập bộ nhớ trực tiếp (DMA) Truy cập bộ nhớ trực tiếp (DMA) 8 kênh
Hỗ trợ điều khiển luồng với 31 giao diện kết nối thiết bị ngoại vi
Bộ đếm thời gian Quãng riêng tư và bộ đếm thời gian cho mỗi bộ xử lý
Bộ đếm thời gian toàn cầu cho hệ thống con bộ xử lý
4X bộ đếm thời gian mục đích chung
2X bộ đếm thời gian watchdog
I/O HPS tối đa 208
Vòng lặp khóa pha (PLLs) HPS 3

Ứng dụng

Công cụ thiết kế